21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ripple clock
返回列表 发新帖我要提问

ripple clock

[复制链接]
2226|5
 楼主| ifpga 发表于 2013-3-22 14:39 | 显示全部楼层 |阅读模式
ripple, ck, 时钟, 时序, 时序逻辑
由计数器分频或状态机输出产生的时钟又叫“行波时钟（ripple clock）”。当前一级时序逻辑的数据输出被用作下一级时序逻辑的时钟输入时，这个时钟就是“行波时钟”，在TimeQuest里被归为“生成时钟”。
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2013-3-23 22:34 | 显示全部楼层
感谢分享啊
回复

收藏 举报

LMQQ 发表于 2013-3-23 23:14 | 显示全部楼层
谢谢
回复

收藏 举报

qin552011373 发表于 2013-3-24 00:12 | 显示全部楼层
回复

收藏 举报

cuianbin 发表于 2013-3-24 16:51 | 显示全部楼层
学习了！
回复

收藏 举报

GoldSunMonkey 发表于 2013-3-24 21:55 | 显示全部楼层
:)
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ifpga
个人签名：面朝大海，春暖花开！ www.i-fpga.com

13

主题

909

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部