边沿中断的时间要求

发表于 2009-2-23 23:27

中断（ARM）脚前面有个小电容，导致下降沿中断时，沿不够陡，从高电平变为低电平时，大概有1MS左右，不知道这样触发可不可靠。
后来改了下电路，大概可以把这个时间缩短到100us左右，以前没有去考虑这方面的问题，又去网上找了找，好像都没有这方面的信息。
大家来谈谈这个沿中断时间到底有没有比较确切的时间要求？？？
不管是单片机的还是ARM的

发表于 2009-2-24 09:28

发表于 2009-2-24 21:20

发表于 2009-2-26 00:21

发表于 2009-2-26 10:16

如果不介意中断出现比预期有些延时，那个下降沿陡不陡应该无所谓！

发表于 2009-2-26 20:39

只能说这个MCU太烂了。排除时钟很低。

边沿中断的时间要求

相关帖子

原则上没问题，只要是单调下降

100us也够长了

LS什么意思,是太长了吗,还是可以可靠中断???

用下降沿的目的是什么？

如果100US还不够

浏览过的版块

涓涓之细流

常驻人口

技术高手奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章