21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 在用CPLD读写SRAM的时候如何设定引脚方向？输入和输出 ...
返回列表 发新帖我要提问

在用CPLD读写SRAM的时候如何设定引脚方向？输入和输出

[复制链接]
3003|3
 楼主| ocon 发表于 2008-1-2 06:44 | 显示全部楼层 |阅读模式
CPLD, SRAM, 引脚, 读写, inout
我定义了这样一个数据总线：<br />inout&nbsp;[15:0]data;<br />接下来如何操作？<br />试过如果定义成input&nbsp;[15:0]data，可以读取SRAM的内容，但不知道如何将它设成输出口来往SRAM写数据。<br />
回复

收藏 举报

相关帖子
 楼主| ocon 发表于 2008-1-2 06:50 | 显示全部楼层

翻了3本书，网上搜了半天，没有查到答案。

  
回复

收藏 举报

 楼主| ocon 发表于 2008-1-2 06:51 | 显示全部楼层

用的是verilog hdl

  
回复

收藏 举报

 楼主| ocon 发表于 2008-1-3 22:50 | 显示全部楼层

收到，谢谢啦。

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ocon

145

主题

4997

帖子

14

粉丝
快速回复 在线客服 返回列表 返回顶部