21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › LDO设计极点问题求教
返回列表 发新帖我要提问

LDO设计极点问题求教

[复制链接]
3195|2
 楼主| fishwu 发表于 2007-8-23 20:46 | 显示全部楼层 |阅读模式
LDO, LDO设计, 电容, 运放
用双级运放做的LDO,有两个主极点<br />由于输出要外接一个较大的电容<br />导致两个极点靠得很近,PM很小<br />用密勒电容已无法较满意地分开<br />有什么更好的解决思路的啊?<br />加零点的方法,由于跟工艺关系较大,如果无法很好解决,暂不予考虑<br /><br />或者有没有其它的设计思路能够指点一下?<br />谢谢!<br />&nbsp;<br />
回复

收藏 举报

相关帖子
lylnk 发表于 2007-8-24 07:42 | 显示全部楼层

3

可以把内部极点向高频率转移：利用缓冲器减小输出电阻。此时外部极点要保证，要使用陶瓷电容。<br /><br />在外部电容上串联电阻或者利用电容本身ESR，这样有了一个零点，可以抵消一个极点。<br /><br />在内部添加零点抵消一个极点。
回复

收藏 举报

elantra 发表于 2007-10-26 13:56 | 显示全部楼层

二楼的思路对的

就是这么考虑。<br />还要看应用上，电容是怎么要求的。<br /><br />做ldo设计，弄到最后你就发现是在走钢丝，方方面面要平衡。没法追求<br />极致性能。基本原理大家都懂，也不太可能有很新的实用的电路结构，只好<br />仔细把握了。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fishwu

27

主题

127

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部