stm32f107vc外接25M晶振，感觉运行速度很慢。

发表于 2013-8-25 11:49

这是晶振电路，因为没有220的电阻，所以实际接了一个100的。
然后调试运行程序，倍频到72MHz,但是相同的程序，在开发板上运行的速度大概比自己焊的快十倍左右。
将开发板上的晶振替换为自己的晶振，还是照旧。
用tim和systick分别延时1s，自己的板子差不多需要跑9s左右。而开发板基本很稳定。
用for循环测试也是如此。
现在自己焊的板子只有一个stm32的最小系统。电源供电也很稳定，大概3.29V。
各位帮忙看看，可能哪里有问题啊。

发表于 2013-8-25 19:48

莫非软件问题？上回我也遇到类似问题，后来改得程序好了。可惜时间久了，忘了什么地方了。查查晶振设置吧。

发表于 2013-8-25 21:00

时钟设置可能出问题了。

发表于 2013-8-26 11:41

3htech 发表于 2013-8-25 21:00
时钟设置可能出问题了。

已经搞定了，是芯片引脚没焊上。
用万用表测的时候，表笔一碰引脚，引脚就和焊盘接上了，然后就测试就是通的。然后实际上是没焊上，郁闷死了。

发表于 2013-8-26 19:24

虚焊问题其实最难查了这一点我以前也吃了很多亏

发表于 2013-8-26 19:24

以后在设计时尽量将焊盘加大另外就是焊接过程中尽量焊接仔细一点

发表于 2013-8-27 18:21

trumpxp 发表于 2013-8-26 19:24
以后在设计时尽量将焊盘加大另外就是焊接过程中尽量焊接仔细一点 ...

恩恩，折磨我好久了。

发表于 2013-8-27 18:52

问题解决了就好楼主多逛21ic 就是好啊

发表于 2013-10-30 12:27

请问25M晶振是怎么得到72MHz的，谢谢！

发表于 2013-11-11 16:08

本帖最后由 lzp3520265 于 2013-11-11 16:12 编辑

通过芯片内部的PLL锁相环模块倍频得到的。
共四个步骤。
默认公式是
PLL2CLK = ( HSE / 5 ) * 8 = 25 / 5 * 8 = 40 ,
PREDIV1CLK = PLL2CLK / 5 = 40 / 5 = 8 ，
PLLCLK = PREDIV1CLK * 9 = 8 * 9 = 72 ，
然后系统时钟选择PLLCLK的输出，及72MHZ.

HSE就是外部晶振频率
具体源码在官方库文件的system_stm32f10x.c文件的SetSysClockTo72(void)函数中。

stm32f107vc外接25M晶振，感觉运行速度很慢。

相关帖子

浏览过的版块

技术新星奖章

经常做客

技术高手奖章

以坛为家

技术奇才奖章

伴坛终老

甘甜之泉水

希望之星奖章

欢快之小溪

精华达人奖章

偶尔光临

奔腾之江水

无冕之王奖章

常驻人口