FPGA测试光电编码器转速--高低电平不均匀问题

登录 · 发表于 2013-10-4 20:26

用FPGA测试光电编码器转速时，编码器的测试效果用signaltap显示出来了，现在有个问题是，A，B的高低电平持续时间不均匀，可能是什么原因啊？求指教……

发表于 2013-10-5 16:38

电平跳转的条件不均匀吧

发表于 2013-10-7 22:13

还是用示波器实际看看AB的波形,如果AB很均匀，那有可能是你的采样频率不够

发表于 2013-10-8 09:38

是不是异步信号的同步问题？A、B需要先打一拍的

发表于 2013-10-8 14:27

huangxz 发表于 2013-10-7 22:13
还是用示波器实际看看AB的波形,如果AB很均匀，那有可能是你的采样频率不够 ...

恩我试过提高采样频率，抓取的图形肉眼看不出区别，但是实际测量还是偶尔会有小格的区别… 具体原因还没弄明白……

发表于 2013-10-8 14:50

lbqq2006013 发表于 2013-10-8 14:27
恩我试过提高采样频率，抓取的图形肉眼看不出区别，但是实际测量还是偶尔会有小格的区别… 具体原因还 ...

示波器测得是均匀的……

发表于 2013-10-8 17:11

lbqq2006013 发表于 2013-10-8 14:50
示波器测得是均匀的……

你用示波器的脉宽触发模式看看有没有特别的脉冲出现,因为你看示波器也是用肉眼看啊

发表于 2013-10-8 23:03

lbqq2006013 发表于 2013-10-8 14:50
示波器测得是均匀的……

那就没什么问题。
这个因为你采样时钟的问题造成的

发表于 2013-10-8 23:03

huangxz 发表于 2013-10-8 17:11
你用示波器的脉宽触发模式看看有没有特别的脉冲出现,因为你看示波器也是用肉眼看啊 ...

:handshake

发表于 2013-10-9 10:53

GoldSunMonkey 发表于 2013-10-8 23:03
那就没什么问题。
这个因为你采样时钟的问题造成的

恩，和他们商量了下，是采样时钟频率不够的原因，那个小格其实是不可避免的吧？除非是2的整数次方，多谢拉……