现在还没有相册
现在还没有记录
- VHDL文档资料一 2011-01-11
- VHDL文档资料一 一些VHDL的相关文档，对想学习VHDL的网友应该有所帮助。 VHDL.Programming.by.Example ...
- 于博士CADENCE视频教程 2011-01-06
- 于博士CADENCE视频教程 教程定位： 零基础快速入门教程，实实在在为初学者着想。 远离学院派式的教育，从工程师的角度解决工程师遇到的问题。 ...
- 学习电子电路的好资料（视频与仿真软件） 2011-01-06
- 学习电子电路的好资料（视频与仿真软件） 下面包括电子电路仿真软件软件与电路一些常用的电路分析，是学习电子 ...
- HDL设计探究 2008-01-17
- 一.可移植性编码 1．只使用IEEE标准类型（VHDL）：（1）使用STD_LOGIC类型,而不是STD_ULOGIC类型；(2)设计中不要创建过多的的子类型；（3）不要使用BIT和BIT ...
- 数字电路一些问答 2008-01-17
- 1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因 ...
- LED的一些基础知识 2007-12-18
- LED 的一些基础知识 1. 光通量 (Luminous flux,Φ) 单位为：流明 (lumen, lm) 由一光源所发射并被人眼感知之所有辐射能称之为光通量 ...
-
- 123
- 你好 我想问问用VHDL怎么实现CMI译码中的时钟提取？
-
- flanix
- 我建议你这样写: LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY mycounter IS PORT ( Clk : IN STD_LOGIC; Count : OUT std_logic_vector(5 downto 0)); END mycounter; ARCHITECTURE mycounter_architecture OF mycounter IS BEGIN cnt:PROCESS(Clk) signal temp:std_logic_vector(5 downto 0); BEGIN IF(Clk'EVENT AND Clk='1') THEN temp:=temp+1; END IF; Count<=temp; END PROCESS cnt; END mycounter_architecture; 另外你可以通过QQ767914192 或:vhdl_flanix@163.com 与我联系. ... ...
-
- hanfei
- 设计文件如下： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY mycounter IS PORT ( Clk : IN STD_LOGIC; Count : OUT INTEGER RANGE 0 TO 63 ); END mycounter; ARCHITECTURE mycounter_architecture OF mycounter IS BEGIN cnt:PROCESS(Clk) VARIABLE temp:INTEGER RANGE 0 TO 64; BEGIN IF(Clk'EVENT AND Clk='1') THEN temp:=temp+1; IF(temp>=64) THEN temp:=0; END IF; END IF; Count<=temp; END PROCESS cnt; END mycounter_architecture; ... ...
-
- 鹰击长空
- 在设置自己的博客时，更新主模板后，如何更新其他页面啊？谢谢QUOTE:以下为blog主人的回复： 重新发布整站信息吧
