现在还没有相册
现在还没有记录
zlxsmile 发表了新日志 AMS下的LPE优化之tip：netlist在哪里改
做集成电路设计，特别是高精度集成电路设计，版图太重要了。作为设计工程师，就有一次深受版图之害，一款高精度的电流输出型电流检测芯片，在passI做了各种各样 ...
zlxsmile 更新了自己的基本资料 - zlxsmile 发表了新日志 一个运放的Verilog A Model
Cadence ahdlLib里自带的opamp VerilogA model带宽有限且收敛性差，好不容易找到一个收敛性好的通用VerilogA model. `include "discipline.h" `include "const ...
- AMS下的LPE优化之tip：netlist在哪里改 2018-03-28
- 做集成电路设计，特别是高精度集成电路设计，版图太重要了。作为设计工程师，就有一次深受版图之害，一款高精度的电流输出型电流检测芯片 ...
- 一个运放的Verilog A Model 2015-04-29
- Cadence ahdlLib里自带的opamp VerilogA model带宽有限且收敛性差，好不容易找到一个收敛性好的通用VerilogA model. `include "discipline.h" `include "const ...
- IC 芯片的全温测试先高温后低温 2015-03-12
- IC芯片验证免不了高低温验证，那先高温后低温还是先低温后高温呢？ 答案是先高温，把水汽蒸发，然后再低温。 ...
- 用IC Manage项目开发管理工具的看过来 2014-12-04
- 作为一个日常生活中用惯了windows几乎没用过Linux，工作中用virtuoso/ADE画电路做仿真，看文档用txt/doc很少用VI, 几乎没有用过linux系统或者其他命令行的硬件工 ...
- 设计的产品拿到大订单了-------振奋人心的消息 2014-10-28
- 刚刚得到BM的好消息，设计的芯片MAX44**4拿到大订单了，振奋人心呀，顿时觉得充满能量。
- VI 常用命令---转自carekee博客 2014-10-17
- 文件操作 ：set nu 显示行号 vi +n file 打开文件并移动到第n行 vi + file 打开文件并移动到最后一行 vi R file / view file 只读打开文 ...
现在还没有主题
