标签: | 晶振附近的IO引脚输出低电平有错误 | EMC&可靠性设计 | ha_exit 2007-5-17 | 2 2693 | mengzhaohe 2007-7-29 19:27 |
|---|---|---|---|---|
| 针对lpc21xx静电测试的小教训!! | ZLG | sunshine98 2007-3-14 | 0 2208 | sunshine98 2007-3-14 13:54 |
| cmos器件的电路如何设计 | 新手园地 | niuniu1983 2008-4-15 | 15 3330 | hedy007 2008-4-23 09:10 |
| DSP在晶振周围的IO引脚输出低电平有错误 | 模拟技术论坛 | ha_exit 2007-5-17 | 14 6729 | ha_exit 2007-5-24 20:03 |
| IO引脚做为特殊功能时,能使用PIN来读引脚电平吗 | 侃单片机论坛 | pantodd 2008-3-9 | 2 2787 | pantodd 2008-3-10 09:35 |
| 为什么我的开发板大部分IO引脚3V左右 | EDA 技术 | zhulin 2007-4-13 | 0 2180 | zhulin 2007-4-13 09:37 |
| 急问:不同的驱动能否同时加载到同一个io引脚上? | ARM技术论坛 | chou3213 2008-11-23 | 1 2052 | 阿南 2008-11-23 18:18 |
| HC9S08QG8请问IO引脚输入电平可否高于VDD? | 飞思卡尔 单片机 | sdnr 2007-10-15 | 3 3302 | 张明峰 2007-10-16 17:24 |