21ic电子技术开发论坛 VHDL 相关帖子
VHDL 标签:

VHDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
玩转VHDL009-异步串口UART FPGA论坛 ucx 2017-10-16 1 1692 ucx 2017-10-16 17:33
玩转VHDL008-格雷计数器 attach_img FPGA论坛 ucx 2017-10-10 1 1366 ucx 2017-10-11 12:27
玩转VHDL007-FFT
VHDLfft时钟STfft算法
FPGA论坛 ucx 2017-10-6 5 1555 ucx 2017-10-6 12:34
玩转VHDL006-写编译器能懂的语句
编译器VHDLckSTlogic
FPGA论坛 ucx 2017-10-4 0 960 ucx 2017-10-4 18:41
勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img FPGA论坛 rousong1989 2017-9-26 0 947 rousong1989 2017-9-26 21:10
玩转VHDL-004除法器-附函数解读 attachment
除法器VHDL函数STse
FPGA论坛 ucx 2017-9-19 3 2781 ucx 2019-1-31 22:52
玩转VHDL-001编程规范 attach_img FPGA论坛 ucx 2017-9-18 3 1446 ucx 2017-9-18 14:33
玩转VHDL-000序 FPGA论坛 ucx 2017-9-18 0 1121 ucx 2017-9-18 10:00
新手求教,这个报错怎么改。VHDL实现2FSK调制, attach_img
VHDLFSK调制STiclogic
FPGA论坛 淡然处世 2017-7-28 0 816 淡然处世 2017-7-28 15:54
verilog和vhdl Testbench编程指南 attach_img FPGA论坛 yhsy1002 2017-7-7 1 1084 vc_Verilog 2017-11-6 15:01
利用核心板做点基础实验 attach_img
FPGAHDLPGAVHDLTEST
FPGA论坛 liudanwei 2017-6-5 1 1000 liudanwei 2017-6-5 08:17
硬件还是软件 Megawin(笙泉)单片机 guoyt 2017-5-30 21 1245 guoyt 2017-5-30 10:34
CPLD模块输出自定义
CPLDHDLhdVHDL时钟
FPGA论坛 DAEMONS 2017-5-2 1 839 DAEMONS 2017-5-15 17:45
仿真问题 德州仪器模拟论坛 wuhany 2017-4-22 9 593 wuhany 2017-4-22 23:50
用VHDL来编写rs232求大神指点 FPGA论坛 3OK2个 2017-4-18 3 1590 他强任他强 2017-4-28 23:41
新手问题急求大神解答
HDLVHDLhdprojectQuartus
FPGA论坛 syh740008694 2017-3-11 6 1147 奇异熊 2017-9-12 19:47
大神能帮忙写个最简单的vhdl或者verilog hdl程序吗 EDA 技术 张张张张崔 2016-12-23 4 1312 韩山童 2017-1-6 10:19
testbench的编写 attach_img
testbench编写HDLVHDLhd
FPGA论坛 宝挖小子 2016-10-28 4 1098 McuPlayer 2016-10-31 10:04
玩转VHDL-003分频 attach_img
VHDL时钟ShareSTTI
FPGA论坛 ucx 2017-9-18 0 901 ucx 2017-9-18 16:09
玩转VHDL-005 Sin函数发生器 attach_img FPGA论坛 ucx 2017-9-21 3 1845 ucx 2017-9-27 09:55
在线客服
2025 版权所有
京ICP备11013301号

京公网安备 11010802024343号

在线客服