21ic电子技术开发论坛 › HDL › 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
可综合的Verilog语法和语义的资料 attachment
verilog ，AC ，HDL ，project ，RTL ，VerilogHDL
EDA 技术 gaochy1126 2021-3-25 0 804 gaochy1126 2021-3-25 21:45
Verilog HDL和VHDL的区别
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 1912 gaochy1126 2023-1-31 21:03
从零开始学CPLD和Verilog HDL编程技术 attachment
CPLD ，HDL ，PLD ，hd ，verilo
技术资源专区 王栋春 2024-12-5 0 3580 王栋春 2024-12-5 22:11
平台转换问题求教：如何把XILINX的工程文件移植到ALTERA的
altera ，移植 ，XILINX ，芯片 ，HDL
EDA 技术 ysdx 2007-6-14 0 2764 ysdx 2007-6-14 14:22
Verilog HDL 学习要点总结(一)
verilog ，HDL ，电路 ，器件 ，元件
FPGA论坛 shang651 2012-10-14 0 2110 shang651 2012-10-14 20:39
听说以FPGA技能包挑战高薪，也是有捷径的？
FPGA ，芯科 ，hd ，HDL ，verilog
FPGA论坛 xin58 2017-9-21 0 1328 xin58 2017-9-21 12:11
编译工程文件的时候总是提示“N/A until Partition Merge”的问题 attach_img
编译 ，TI ，IO ，ge ，HDL
FPGA论坛 xiaoxiao4816 2019-5-7 0 2883 xiaoxiao4816 2019-5-7 08:24
FPGA开发
FPGA开发 ，HDL ，VHDL ，vhdl语言 ，hdl语言 ，zynq
嵌入式操作系统论坛 星星点灯爱中华 2021-4-13 0 936 星星点灯爱中华 2021-4-13 15:28
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真 attach_img
FPGA ，FPGA设计 ，HDL ，PGA ，hd
FPGA论坛 FPGA技术江湖 2023-6-7 0 1691 FPGA技术江湖 2023-6-7 14:46
Verilog HDL程序设计与实践 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 3394 gaochy1126 2025-5-31 16:07
急！急！急！心急如焚，请各位帮忙指点
verilo ，verilog ，HDL ，hd ，VerilogHDL
模拟技术论坛 yjg957104 2008-3-16 0 3580 yjg957104 2008-3-16 11:59
求教JED文件反向工程
PLD ，CPLD ，HDL ，VHDL ，XILINX
EDA 技术 chengj 2009-2-3 0 3410 chengj 2009-2-3 10:52
VHDL有符号数的表示
HDL ，VHDL ，hd
FPGA论坛 知为123 2013-11-25 0 1811 知为123 2013-11-25 20:19
DFT算法
HDL ，VHDL ，编程 ，hd ，AD
电子技术交流论坛 聚光—— 2015-5-11 0 782 聚光—— 2015-5-11 20:29
FPGA入门实战
FPGA ，HDL ，verilo ，verilog ，VerilogHDL
FPGA论坛 xin58 2017-9-26 0 978 xin58 2017-9-26 16:08
FPGA DSP 解决方案3
DSP ，FPGA ，hd ，I/O ，HDL
新手园地 喷水壶 2018-8-31 0 263 喷水壶 2018-8-31 17:32
Verilog HDL 程序设计教程GXB.pdf attachment
HDL ，verilog ，pd ，VerilogHDL
FPGA论坛 雷北城 2021-4-14 0 727 雷北城 2021-4-14 16:28
Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
HDL ，hd ，verilo ，verilog ，位运算
EDA 技术 gaochy1126 2023-11-30 0 11796 gaochy1126 2023-11-30 20:50
Verilog HDL程序设计 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 3714 gaochy1126 2025-5-31 16:13
如何用VHDL设计取样率变换？
HDL ，VHDL ，VHDL设计 ，hd ，音频
EDA 技术 xubanghui 2007-7-2 0 1770 xubanghui 2007-7-2 22:08
1 ...202122232425262728... 29下一页