21ic电子技术开发论坛 verilo 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
求助大神 FPGA论坛 Old0wang 2020-3-24 0 395 Old0wang 2020-3-24 10:26
Verilog中的initial块
TIinitialniveriloverilog
EDA 技术 gaochy1126 2023-1-31 0 2487 gaochy1126 2023-1-31 21:51
FUNCTION —— VERILOG的函数
IOTIfunctionveriloverilog
EDA 技术 gaochy1126 2023-5-29 0 9862 gaochy1126 2023-5-29 16:09
verilog基础——always、initial
RSSTveriloverilog编译
EDA 技术 gaochy1126 2023-11-30 0 10638 gaochy1126 2023-11-30 20:54
Verilog中的时间尺度与延迟
TIig11verilogverilo
EDA 技术 gaochy1126 2024-9-28 0 4100 gaochy1126 2024-9-28 16:04
Verilog中“=”和“<=”的区别 EDA 技术 gaochy1126 2024-11-30 0 1999 gaochy1126 2024-11-30 21:33
菜鸟请教VERILOG语言 EDA 技术 ayb_ice 2009-2-13 0 1434 ayb_ice 2009-2-13 16:55
关于履带小车在跷跷板上静态平衡的问题
HDLpiPID算法TEverilo
机器人 a2830884 2012-10-22 0 1303 a2830884 2012-10-22 20:26
请问FPGA怎么实现灰度积分投影 FPGA论坛 alibeccio 2017-9-4 0 684 alibeccio 2017-9-4 10:42
ALWAYS语句 EDA 技术 gaochy1126 2023-5-29 0 9777 gaochy1126 2023-5-29 16:12
verilog 语法基础汇总 EDA 技术 gaochy1126 2024-9-28 0 4186 gaochy1126 2024-9-28 16:06
Verilog &与&&的区别 EDA 技术 gaochy1126 2024-11-30 0 2007 gaochy1126 2024-11-30 21:33
急!急!急!心急如焚,请各位帮忙指点 模拟技术论坛 yjg957104 2008-3-16 0 3175 yjg957104 2008-3-16 11:59
用nc-verilog仿真时,如何生成SAIF文件? EDA 技术 laoyzyue 2007-10-29 0 4105 laoyzyue 2007-10-29 17:19
例说FPGA连载4:FPGA语言与厂商介绍 attach_img
FPGAveriloverilogTEaltera
FPGA论坛 rousong1989 2016-6-27 0 654 rousong1989 2016-6-27 16:45
生成Qsys系统之后,没有reset输入口? attach_img FPGA论坛 zpccx 2017-9-6 0 783 zpccx 2017-9-6 10:47
Verilog指令_assign用法 EDA 技术 gaochy1126 2022-2-27 0 2792 gaochy1126 2022-2-27 18:04
【求助】进位选择加法器 新手园地 rav66 2011-4-8 0 2218 rav66 2011-4-8 16:52
Verilog002 attachment FPGA论坛 dameihuaxia 2021-2-24 0 192 dameihuaxia 2021-2-24 14:10
Verilog 中 task的使用方法 EDA 技术 gaochy1126 2022-8-30 0 2243 gaochy1126 2022-8-30 21:46