求助DSP和CPLD用XINTF通讯问题？
2020-3-13 15:39
- 德州仪器MCU
- 19
- 4400
楼主，你好，我问下，你的这个CPLD的XREADY这个信号在CPLD里书怎么处理的，最后传给DSP的 ...
Altium designer 元件库大全（终结版）
2025-3-9 07:59
- 电子技术交流论坛
- 1097
- 61536
真好
CPLD译码求助
2019-11-22 07:28
- 电子技术交流论坛
- 4
- 1076
dsp通过给cpld发出信号控制外部接口，也就是说，dsp传输的地址经过cpld译码后才能被识别，现在我的问题是 ...
占空比控制
2019-11-26 08:55
- FPGA论坛
- 4
- 1152
我用示波器，测过了，读信号占空比确实是正4%，写信号占空比是负96%
电桥计算
2019-12-31 22:37
- 模拟技术论坛
- 17
- 1255
可能我没有查这个芯片的数据手册，忽略了这一点，
谢谢你了，问题解决了
谢谢大佬了，这几天困扰我了
对，是的，623后面就接了2.5v
我用这个电桥，桥臂后端用了AD623这个芯片，11倍放大，利用实物验证时测的经过放大后的电压应为4V，我用 ...
你的意思就是（R1+R3）//(R2+R4+R5)算出并联电阻，在和R6串联算出R6的电压，实际电桥两端的电压可以认为 ...
方波的处理
2020-2-20 14:01
- 电子技术交流论坛
- 7
- 1213
谢谢，再问下那如果是或门，频率还会发生变化吗？
CPLD的方波输出
2020-2-3 22:38
- FPGA论坛
- 6
- 1288
能在说明一下，所谓的“根据硬件设计选择可操作的地址范围”，这个，可操作的地址范围，是不是CPLD译码出 ...
我这边DSP的地址线，连接到CPLD的只有XA0~XA12这13根，也就是说CPLD译码的地址线只有这个13根,因为DSP配 ...
DSP底层程序
2020-2-29 10:31
- 德州仪器MCU
- 7
- 1467
程序是我自己写的，用的是BSF（模块图）文件，我觉得最重要的是两个部分，一是译码器设计是不是对的，2就 ...
我在示波器上看了DSP相应管脚的输出，测得XRD频率是450KHz，XRW与XWE的频率是一样的，为80KHz,而且这两个 ...
DSP是TMS320F28335,SYSTEMCLK=15OMHz
CPLD是EPM1270TI4415，CLK=10MHz
[*]SysCtrlRegs.PCLKCR3.bit.XINTFE ...
2
3
近期访客