各路大神，FPGA内部时钟能达到1.5625GHz吗？
2014-5-4 13:37
- EDA 技术
- 4
- 2160
这个你需要看下datasheet了，我记得v4的理论最大时钟是500M，实际上还达不到这个标准，平时的粗犷式设计达 ...
请教各位大神关于cyclone上使用LVDS的问题，求解决~~~
2014-4-25 15:37
- EDA 技术
- 1
- 1220
我之前做差分时除了数据，差分时钟也要传递的，但是我不知道是不是一定非得这么做。按我的思考，只要时钟频 ...
各位大神，我的Modelsim就是波形为什么一直不变
2014-4-28 19:41
- EDA 技术
- 4
- 2242
首先确保有时钟，你那个命令我不太懂，首先确定一下命令是否正确，不成的话就自己编testbench ...
2
3
近期访客