FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 44289
赞！
求助，用MIG生成ddr2控制器，运行example design 提示出错
2015-12-18 14:22
- FPGA论坛
- 14
- 4551
自顶一下吧
还没呢。先搁着，还有其他的要做，最后再验证。
example design应该是不能加到里面去的，因为里面有error ...
在别的电脑上装了ISE 14.4，modelsim 10.1，仿真库也都编译了。
把example design 中的rtl，sim 文件加到工 ...
多谢回复！
是在35us的时候，初始化不到200us，cke信号就为高了，这个在warning中也有，ddr2 ram的仿真mode ...
多谢回复！
以前编译过，用modelsim仿真过，浮点运算之类的IP核可以通过。
不过我重装ISE13.1之后，居然不 ...
多谢版主回复！！
库以前编译过了，仿真过。
根据提示是cke信号在8us的时候已经为高了。控制器的物理层代 ...
ddr2 ram读写地址的困惑，求助。。。。。
2013-10-15 19:21
- FPGA论坛
- 6
- 2232
谢谢！app_wdf_fifo的宽度是的，128位，通过对64位位数据的位拼接实现的。
想问下突发写长度为8，如果只 ...
mask_data这个现在还不太清楚。如果数据是64位，mask_data是8位，这个是只能屏蔽字节，如果突发为8，我估 ...
多谢你回复得这么详细。
ddr2的几十页英文文档看了几遍，有的还是没说清楚。根据文档和时序图相互推测， ...
用mig生成DDR3控制器，运行example design 跑仿真出错，求助！
2014-11-24 20:53
- FPGA论坛
- 16
- 8088
这个位宽应该是没影响的，只是warning。
我之前根据cke的变化，追查到sim模块的物理层，但看不出来名堂， ...
我也碰到这个问题了。
这个我看的addr定义的是14位位宽，用的时候是13为，这样会有影响不。
最后一行提 ...
菜鸟再求助
2013-10-15 15:09
- FPGA论坛
- 5
- 1575
sum[2]是sum的最高位三，sum[2]=1，则至少为100，这样就为4，//若超过4人赞成，则pass=1 ...
2
3
近期访客