Synplify pro综合教程
2019-10-8 09:43
- FPGA论坛
- 20
- 5325
正想了解下综合过程的详细呢！多谢
GSM教你使用ISE将未使用的管脚变成高阻态( 完成)
2019-10-6 17:48
- FPGA论坛
- 110
- 31172
多谢楼主贡献！学习了
FPGA入门学习心得
2012-3-21 20:59
- FPGA论坛
- 37
- 4633
19# GoldSunMonkey 基础真的是很重要啊。反正我觉得底层的东西比上层的东西一般而言都更有技术含量。呵呵 ...
底层的东西确实很重要，个人认为，学习FPGA只有底层很懂之后，做设计才会融会贯通。 ...
求助 XILINX PCI IP DMA
2012-2-20 10:18
- FPGA论坛
- 25
- 5483
21# GoldSunMonkey 必然的！
大型设计中FPGA 的多时钟设计策略详解
2012-6-10 22:09
- FPGA论坛
- 20
- 3481
多谢楼主，相信会很有帮助。
xilinx FPGA设计经验小谈
2012-1-12 12:33
- FPGA论坛
- 29
- 6033
5# GoldSunMonkey 猴哥谦虚了啊！过度谦虚就是骄傲，注意了啊！呵呵
nice！看到高手之间互相切磋，实在是件赏心悦目的事啊！
安富利GSM给您讲讲使用ModelSim 进行设计仿真
2013-12-5 14:53
- FPGA论坛
- 131
- 17248
126# GoldSunMonkey 哦！谢谢猴哥！那我试试，然后告诉你结果。
118# GoldSunMonkey 猴哥，是在问我吗？是的话，还没解决，编译过几次了，始终是这个错误；请猴哥指点一下 ...
求教用coregen生成ddr2控制器的问题
2012-1-3 20:22
- FPGA论坛
- 8
- 2714
对啊，看文档很重要
FPGA调试基础知识
2012-1-12 18:17
- FPGA论坛
- 14
- 2328
顶楼主！
赛灵思第一批7系列目标设计平台正式上市了
2013-2-23 20:21
- FPGA论坛
- 44
- 8131
期待、！但是买不起啊！
XC5VLX155 怎么要1万每片，不敢选了。。。
2019-12-18 15:51
- FPGA论坛
- 23
- 4684
fpga的良率应该是随着面积的增大而降低的；你所说的这款芯片面积肯定比较大；所以良率比较低；成本自然高； ...
热烈庆祝赛灵思公司成立28周年！
2012-2-7 17:12
- FPGA论坛
- 8
- 2668
xilinx啊！名字起得就好啊！霸气！！！
chipscope中端口的输入信号
2012-2-6 21:08
- FPGA论坛
- 6
- 3636
chipscope是不是只能看fpga内部的信号啊？端口信号看不了吧？
【求助】JTAG链路出了问题，应该怎么排查？
2012-2-9 16:14
- FPGA论坛
- 14
- 3175
学习下！嘿嘿
DDC 2011 Munich总决赛观感 转帖
2012-2-9 18:06
- FPGA论坛
- 9
- 1977
牛人真多！不知道何时自己也能成为一个牛人？呵呵
呃 又有研讨会了 为啥不在上海
2012-2-9 20:57
- FPGA论坛
- 14
- 2610
为啥不在北京呢？
请教一个FIFO时序是否会发生冲突
2013-3-27 14:38
- FPGA论坛
- 19
- 4842
时钟的抖动肯定是存在的吧？不过在FPGA中使用的全局时钟抖动可以忽略；也就说你说的这种情况是不用考虑的。 ...
2
3
近期访客