三段式状态机状态跳转如何理解
2013-4-28 21:49
- FPGA论坛
- 14
- 3038
不幸的是高考语文不及格...........我都不知道是我语文太次,还是中国教育问题了:lol ...
今天的明天,等到明天不就变成今天了么
同理当前时钟的next,到下一个时钟就是current ...
为什么组合逻辑always@(*)敏感信号会被综合器砍掉?(4楼已解决)
2013-4-22 13:42
- FPGA论坛
- 5
- 5585
更改设计很容易解决,可是有违设计初衷........
当初只是想实现通过控制信号变化一次,语句内逻辑实现一次 ...
想知道等同的原因......
问题已解决
一直以为always语句必然是可综合的....实际情况有所差异
always语 ...
奇怪，声明的端口在rtl视图里看不见了
2013-4-25 19:42
- FPGA论坛
- 9
- 3011
可能是例化模块的时候丢了该信号,造成该端口没有被使用,因此没有产生信号传递被优化掉
这里消失的SV_TestPo ...
按键怎么产生一个脉冲
2013-4-23 10:09
- FPGA论坛
- 1
- 2256
如果用同步逻辑,设置两个信号,signal和signal_reg,每个时钟都把signal信号传递给signal_reg,想对signal上升 ...
2
3
近期访客