时钟恢复
2011-7-22 22:23
- FPGA论坛
- 12
- 5263
好吧，那就不纠结这个问题了！本来想搞搞清楚的，花了两天时间也没搞清楚，汗！ ...
我网上看到的资料和楼上的说话有点类似，都是利用fpga内部的锁相环来恢复数据时钟。我想知道的是取样时钟是 ...
能不能仔细的讲一下，有时候想不通有纠结！
谁用过RTL8306E交换芯片，用过的兄弟请进！
2020-3-28 11:36
- 通信技术
- 23
- 20503
沉了
没人用过这片芯片？
弱弱的问下交换芯片接口信号的问题
2011-9-30 16:40
- 通信技术
- 4
- 5884
交换芯片是如何从接口上提取出信号的，是直接将PN相比较得出高低电平这么简单吗？ ...
这里又没有自环，负负得正的解释个人认为是错的！
差分信号如果信号的P和N反了，最终数据的高低电平都反 ...
PCB板层数与时钟线上串接的电阻关系？
2011-10-25 22:06
- 模拟技术论坛
- 5
- 3464
画原理图的时候应该经常碰到的！大家都没有什么经验可以分享吗？
除去为什么信号会反射及反射系数，这个问题应该挺简单的吧！应该和PCB的特征阻抗值有关系！ ...
无源晶体crystal不起振
2012-2-6 17:29
- 模拟技术论坛
- 8
- 6562
晶振不起振，CPU也可以通过JTAG下载:L；之前生产烧写时是通过CPU的UART0 串口烧写boot+app，该方法仅适用于 ...
恩，那我并个10M的电阻试试！
jtag usb cable无法驱动
2012-2-10 16:57
- FPGA论坛
- 4
- 5036
我把驱动拷过来了，安装后jtag下载线指示灯显示工作正常，但无**常使用
Checking cable driver.
Driver fi ...
无法识别？台式机插上去时可以使用的，插在笔记本上的时候power灯很暗。
spartan6 lx9 serdes模块使用疑问
2012-4-5 15:34
- FPGA论坛
- 9
- 4818
咨询了xilinx的技术支持，确实需要自己设计CDR模块，即时钟恢复模块；目前CDR可以通过PLL锁相环或者是过采 ...
我主要想问的就是，iserdes的接收时钟从哪里来的？
IOserdes应用资料里确实用了很大一部分篇幅讲解了时钟，但是时钟信号和数据信号是独立的，数据信号通过光模 ...
貌似大家都没用过IOserdes？官方提供的资料上，都是假设接收时钟边沿与数据变化严格对齐，IOdelay的作用实 ...
mentor wg2004 dc画的原理图能导出网表是pads支持的吗
2012-7-20 23:28
- PCB技术
- 5
- 4702
wg2004 dc可以到处ascii网表，网表出来文件是以.rpt格式的（从cdb文件中导出ascii网表），看了里面的信息器 ...
数组指针对于数组排序优化写法的疑问
2013-9-22 16:34
- 侃单片机论坛
- 1
- 1822
X指针变量的发生变化，意味着*X对应的数组数据发生变化，主函数条用后，a[10]数组的排序发生改变。
后来自 ...
C语言学习之systick
2013-10-15 13:06
- 侃单片机论坛
- 2
- 1993
SysTick_ITConfig中断有禁止和使能，是成对出现的
SysTick_CounterCmd只有禁止。不需要再最后面加一句SysTi ...
2
3
近期访客