AD采样问题
2013-5-31 23:47
- FPGA论坛
- 25
- 4491
你逻辑分析仪的采样时钟和AD数据有无相位关系，AD数据是有符号数吧？AD数据实际上不可能都是同一时刻翻转 ...
你用AD采样钟做在线逻辑分析仪时钟肯定没事，你用的在线逻辑分析仪采样时钟和AD数据没有相位或建立保持关系 ...
你这都是过零毛刺，数据有一位差了一个周期
V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作
2013-12-21 22:24
- FPGA论坛
- 6
- 2174
请问后来怎么解决的呢？
十分诡异的问题ISE13.2，用手动生成ICON、ILA、VIO单跑DDR2以及接口没有问题。将工程交给客户，客户添加自 ...
FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 41744
输入信号怎么会被弄到IODELAY模块里过了一圈呢？
2013-5-26 22:52
- FPGA论坛
- 8
- 2898
2
3
近期访客