求助啊 大神！ 加法电路后信号成这个样子
2013-4-17 11:22
- 模拟技术论坛
- 33
- 4804
最后一个图，不知道怎么插进去了，与主题无关
总结下吧,感谢热心朋友为我这个电路出谋划策，解疑答惑。准备结贴了
1.我这个加法电路 前端加了个RC 高通 ...
谢谢！刚试过了 并电容 的确有效 振铃立即消失了， 但是不知为什么 原始信号的上升时间是10ns 经过RC滤 ...
这是我找的资料 和我的现象 完全一致， 跟坛子里的一个朋友 说的也很相似，只是没有找到很好的实现方法， ...
我是为了描述方便这样写的。 我实际要测的信号 是一个 峰峰值在1V 之内的类似方波的信号，边沿非常陡峭。 ...
你这个明显是减法电路嘛 我要做的是加法电路
......
那么振铃 怎么消除？
又不射频 又不高速 PCB 应该没什么问题 只是单纯的模拟信号输入
DA value 值 是0.5V 输入信号频率 1K hz 左右
经过TL072后的振铃该如何解决呢？ 是电路参数设置的不对 还是运放选取的不合适？ ...
AD 50MHZ 采样率 我实际要采的信号是这个。边沿是很陡峭的。
经过358 后 变成这样 直接导致我 后端数 ...
我要采集的信号 边沿十分陡峭，类似于方波，如果用358，那么下降沿就不够陡峭了 ，直接导致我后端数据处 ...
我不需要放大，只需要叠加一个直流分量。 LM358的压摆率很小，而TL072十几伏的压摆率，我原来用了个几十V ...
自己顶一个！
项目随笔： 虽有万千语，不知怎么去表白
2013-4-19 22:19
- FPGA论坛
- 13
- 3083
data_out
讨论个问题：关于全局时钟
2013-4-15 16:20
- FPGA论坛
- 3
- 3786
这样啊！好，放心了，那么第二个问题呢，关于复位的。
Altera 时钟复用 编译错误。
2013-4-17 21:55
- FPGA论坛
- 5
- 2173
那个datasheet 上黄色部分 明明说了可以连到 PLL 输出上怎么不行？
就是这样的一个标号 并不是连到VCC 上 我还没有分配管脚
准备升级到150MSPS
2013-4-18 21:58
- FPGA论坛
- 3
- 1932
听君一席话，胜读十年书!
但是 针对您给出的建议 我再请教一下！
1. SRAM 速率不比DDR 慢 指的是同步 ...
2
3
近期访客