Image
Image

edacsoft

+ 关注

粉丝 0     |     主题 44     |     回帖 246

以Spartan3E开讲Xilinx FPGA 内部结构(10.5更新,位于88楼)
2015-7-30 11:35
  • FPGA论坛
  • 154
  • 34844
  98# GoldSunMonkey 猴哥,已经投了,正打算做。第一步就是解决LVDS收发问题。 有问题我会同步在论坛发帖 ...  
  猴哥太给力了。 加油! 能新开帖,将plan个头与ISE比较,它的新功能讲一遍吗 ...  
  猴哥,请帮忙: LVDS传输8bit并行同步视频流,用NI的9v031做驱动,用spartan3e1200做接收,硬件上需要注意 ...  
EDK的问题file fileset.txt could not be opened
2013-5-28 23:03
  • FPGA论坛
  • 24
  • 9393
  13# 墨攻1991 如图,注意最下面两行,你那是否都有  
关于sparten_3E实验班串口输出的问题。
2011-8-16 19:00
  • FPGA论坛
  • 16
  • 4022
  斑竹,插一句,您的意思是图一中.text选择Bram就不需要手动加载了?  
斑竹请帮忙:Xilinx SRL16的仿真问题
2011-9-11 19:05
  • FPGA论坛
  • 9
  • 3162
  谢谢两位。 INIT : bit_vector := X"0000"是正确的 如果不声明,无法后仿真。 从software manuals -> libra ...  
斑竹们,请问如何知道哪些系列支持Primitive:MULT18X18SIO?
2011-8-23 12:42
  • FPGA论坛
  • 6
  • 3308
  yes,Libraries Guide for HDL Design中有,如下: -- MULT18X18SIO: 18 x 18 cascadable, signed synchron ...  
版主们请帮忙:如何解读xst综合报告
2011-8-30 21:19
  • FPGA论坛
  • 7
  • 3063
  2# SuperX-man 用的是spartan3e,请问红线行FDC的gate delay:0.308ns是指FDC要求的Tsu吗? ...  
最新赛灵思中国通讯新鲜出炉了!
2012-5-28 16:20
  • FPGA论坛
  • 17
  • 3150
  版主,这期可有我的??  
clock_dedicated_route?
2011-12-18 21:58
  • FPGA论坛
  • 13
  • 12996
  例子: # Receiver clock period constraints NET phy_gmii_rx_clk TNM_NET = phy_gmii_rx_clk; TIMESPEC T ...  
强烈建议大家都把WP272研究透
2021-2-8 12:30
  • FPGA论坛
  • 43
  • 8746
  既然这么好,有人翻译吗  
版主帮帮忙:X家LUT相对应的A家资源是什么?
2011-12-13 13:35
  • FPGA论坛
  • 22
  • 3506
  区别: LPM_SHIFTREG 使用LUT资源和X家一样 ALTSHIFT_TAPS使用Ram资源,X家相同IP? 版主M上吧 ...  
  谢谢,LPM_SHIFTREG or ALTSHIFT_TAPS 这两个有什么区别?C2都支持吗? btw:我是X家的铁杆粉丝(约有十年 ...  
GSM教你使用PlanAhead进行 I/O Pin Planning(更新完成)
2013-12-5 15:58
  • FPGA论坛
  • 81
  • 17830
  能不能讲讲如何用PlanAhead 解决关键路径的问题  
关于EDK中遇到的问题(不理解)
2011-11-6 17:02
  • FPGA论坛
  • 20
  • 4896
  1、为什么有的外设(比如LED,就4个)地址空间也那么大,有64K?EDK自动生成的。 原因在文档“EDK Concepts ...  
版主帮帮忙
2011-11-12 15:05
  • FPGA论坛
  • 18
  • 2733
  是的,串并转换,而且输入是LVDS接口的  
版主帮帮忙:VHDL,verilog混合仿真碰到一个奇怪的现象
2011-11-18 11:44
  • FPGA论坛
  • 26
  • 5223
  猴哥 modelsim中显示st1是表示'1'吗?为什么显示不是'1'呢?  
  FRAME_READ没有强制类型转换, modelsim中显示frame_rd_end是st1. 原图中我是后强制它为binary 产生frame_r ...  
  改完结果一样。 在modelsim中st0和0,st1和1有什莫区别? wire frame_rd_end; assign frame_rd_end = (v ...  
  代码如下: always @(posedge pixclk or negedge reset_n) begin if (!reset_n) ...  
2
3
近期访客