virtex-6 ml605 怎样读写DDR3？
2013-12-19 13:43
- FPGA论坛
- 7
- 3641
example_design是用来仿真用的，包含testbench和user接口模块
user_design是用来添加user接口debug用的
...
XILINX开发板ML507实现ddr2的问题！求助！
2013-3-30 23:02
- FPGA论坛
- 17
- 3357
我试了两种时钟
一种是33M开发板自己带的单端时钟来生成需要的200M和266M时钟
另一种是使用开发板上提供 ...
xilinx的reference design跑过了，没有问题
我这两天发现之前我的UCF的确是用的不对，不能用core genera ...
刚看到还可以提供积分的
是因为没有送分才没有人愿意帮忙解答一下吗？？
要不我从新发一个送分的？？ ...
开发板使用参考设计的bit文件和cpj文件，没问题，说明板子功能正常。
在mig生成的example_design中加入我自 ...
请教，SPARTAN-6使用DDR2时错一个数的问题！！
2013-12-26 20:39
- FPGA论坛
- 59
- 8737
2
3
近期访客