Image
Image

hjjnet

+ 关注

粉丝 2     |     主题 170     |     回帖 734

Devere Hu E-mail: deverehu@comtech.com.cn Tel: 027-87568667 Mobile  :13545000634 Comtech (Wuhan), Xilinx FAE
Xilinx FPGA选型速查表
2011-10-11 10:15
  • FPGA论坛
  • 15
  • 4105
  选型手册,晕,谁要,我寄册子  
华为FPGA设计全套资料
2014-7-9 20:31
  • FPGA论坛
  • 167
  • 24078
  华为,不说了,顶先  
Perl 语言编程 教程
2011-10-10 23:30
  • FPGA论坛
  • 32
  • 4139
  perl啊  
[设计心得] 昨天解决的一个问题
2011-10-10 22:48
  • FPGA论坛
  • 14
  • 3044
  to sleepbear: 事实上,都有PCB和FPGA的内部延时控制都有问题。FPGA内部的约束做的不好 ...  
[设计心得]全局复位的处理
2011-10-10 22:51
  • FPGA论坛
  • 7
  • 2749
  可以试一下  
  方法一,必然会导致长时间的map  
[设计心得]Xilinx的小知识卡片
2011-10-10 22:41
  • FPGA论坛
  • 17
  • 4706
  是的。有的我大概看了一下,说出来不是蛮妥当,就忽略了,呵呵  
FPGA功耗的基本概念及其设计
2011-10-10 07:35
  • FPGA论坛
  • 8
  • 2187
  数据使能    当总线上的数据与寄存器相关时,经常使用片选或时钟使能逻辑来控制寄存器的使能。进一步 ...  
  降低FPGA功耗的设计 恰当的元件    并不是所有元件都具有相同的静止功耗。根据普遍规则,器件工艺技术尺 ...  
  FPGA动态功耗主要体现为存储器、内部逻辑、时钟、I/O消耗的功耗。 ① 选择适当的 I/O标准可以节省功耗。I/O ...  
  (4) 如何降低FPGA功耗 FPGA主要的功耗是由静态功耗和动态功耗组成,降低FPGA的功耗就是降低静态功耗和动 ...  
  (3) 动态功耗 动态功耗主要由电容充放电引起,它与3个参数有关:节点电容、工作频率和内核电压,它们与功 ...  
  (2) 静态功耗 静态功耗主要是由漏电流引起。漏电流是芯片上电时,无论处于工作状态还是处于静止状态,都 ...  
v5 MGTRREF引脚作用
2011-10-11 07:07
  • FPGA论坛
  • 9
  • 5358
  同感  
关于timing那些事—谨以此文献给赛灵思FPGA世界周年
2011-10-17 13:19
  • FPGA论坛
  • 28
  • 5027
  呵呵  
[设计心得]稀奇古怪的问题
2011-10-12 17:01
  • FPGA论坛
  • 16
  • 3555
  问题的本质原因还没找到,比较郁闷。  
  最终解决办法: 换ISE版本到12.2之后,问题解决。  
  actions: 现在我们排查的问题如下: 1. 1. 电路板CFGMODEPIN管脚为高,没问题; 2. 2. CFGAD ...  
[设计心得]最后才发现它是xilinx的AR
2011-10-11 10:11
  • FPGA论坛
  • 6
  • 2309
  后来在网上看了一下,竟然还是一个AR,感叹不已  
  老问题了,解决办法:二话不说,直接把编程速度降到最低,issue 消失  
2
3
近期访客