XC6SLX9通过JTAG向SPI flash 下载程序失败检测不到FLASH
2012-10-31 10:17
- FPGA论坛
- 30
- 10425
http://bbs.21ic.com/icview-388282-1-1.html
同问
我的连FPGA芯片也检测不到
是不是手册的错误？
急问：SPARTAN6 XC6SLX9 下载程序时芯片扫描不到的问题？
2012-11-4 21:54
- FPGA论坛
- 22
- 5901
算了
是我真不懂
我是做算法的，不做硬件
不过我照着后一个图跳线之后确实解决问题了
不知道为什么倒过 ...
那您说说我哪没按照xilinx的图画？
M1直接接地
M0直接接3.3V
期待高手解答
晕
服了你们了
随便说一个：
Flash的TDO管脚，一个连的是JTAG插头
另一张连的是FPGA
两张图的芯片一个将 ...
解决了，在xilinx另外一份文档《Platform Flash In-System Programmable Configuration PROMS》中
看到这样 ...
原理图画得有点乱
可能不太方便看
可却是按照pdf画的，唯一的区别是pdf里面是17针的JTAG插座，我的板子是 ...
请教：谁用过xilinx的 ODDR2 ？
2015-5-9 21:55
- FPGA论坛
- 16
- 17222
多谢了
麻烦再多请教一下啊：
DCM的输出不能直接作为接口的输出吧？
是不是必须利用ODDR2模块？
听有些 ...
就是这句看不懂啊
这种术语对我这种没玩过几天verilog的菜鸟就是白说
我要用倍频之后的200MHz时钟分频得 ...
请问ISE调用Modelsim仿真时的时间精度timescale设置问题
2013-3-21 21:23
- FPGA论坛
- 10
- 10293
我这个版本（ISE12.3 Modelsim6.5e）里是.fdo的
试了试，修改时间精度好像对仿真时间没什么影响
不过还 ...
不好意思
我是在ISE下写好Verilog Test Fixture之后直接调用Modelsim
程序有很多模块，用了IP核，其默 ...
紧急求助：ATmega128内部EEPROM数据掉电丢失的问题？
2017-9-13 09:07
- 侃单片机论坛
- 13
- 5746
这几天一直在试
出现的几率很小
实验室内几乎无法复现故障
现场还是有问题
说不清楚了现场有大功率微波发射 ...
急
能有什么办法么？
请问Modelsim后仿出错的问题
2013-5-13 20:49
- FPGA论坛
- 5
- 3242
检查这个信号？
不好意思，您说的是检查哪个信号？还是时钟信号？
出错变红的信号很多 ...
有做赛灵思的么？请问用IP核做的FIFO复位信号为何不管用？
2013-12-12 15:56
- FPGA论坛
- 1
- 1660
今天把FIFO深度又加大试了试（由1024bit增加到2048bit）
结果更糟了
复位之后深度只有一个bit
每次复位 ...
2
3
近期访客