赛灵思最新技术校园巡演
2011-11-25 23:17
- FPGA论坛
- 13
- 2916
原来上周就到过俺们学校了。。。完全没有看到海报啊。。。泪奔
GSM给您聊聊XST和Synplify Pro综合结果的区别（完成）
2013-1-30 10:10
- FPGA论坛
- 88
- 13796
69# GoldSunMonkey
谨遵教诲！我现在新手，可塑性比较强，哈哈;P我主要想知道的是使用full case的优化的 ...
今天看书的时候才看到状态机中，case和if...else的语句要求完备，防止出现错误。晚上就看到了这样的实例， ...
请教一个FPGA控制ADC的问题
2011-11-26 14:07
- FPGA论坛
- 20
- 4540
19# GoldSunMonkey
哈哈，Mr.king给了retimed的建议，也好歹给别人留点哈
15# GoldSunMonkey
是该分享，这个问题我查了很多资料都没有找到，也许别人根本没把这个当问题，我多虑了 ...
7# GoldSunMonkey
1.如果在下一个时钟上升沿采样，那么数据的保持时间最少只有2ns,这个问题的说法不对。
...
谢谢各位！下午的时候查了点retiming的资料，需要算法支持的，看起来很复杂的样子，一时还没搞明白。不过看 ...
赛灵思第一批7系列FPGA目标设计平台上市
2012-2-13 20:05
- FPGA论坛
- 12
- 2882
我觉得我们这边实验室买这么贵的板子永远也不可能了。。。除非以后我当了大老板= = ...
请教一个FIFO时序是否会发生冲突
2013-3-27 14:38
- FPGA论坛
- 19
- 4842
13# Backkom80
加个计数器提前一个CLK跳状态确实可行。不过反正我后面要还要写USB的控制器，用的是30Mhz/ ...
11# Backkom80
其实我的疑惑主要就是是否会有第9次读操作，因为在你所说的第9次读操作时钟上升沿的时候 ...
8# leoph
谢谢！
6# Backkom80
q3是从fifo中读出的值，如果按第三条所说，那么2处在rdclk的上升沿，rdreq1跳变时，对于fif ...
2# 钻研的鱼
因为同一个时钟到2个模块的CLK端一般都有时间差
猴哥：modelsim6.5c 和modelsim6.5se区别
2012-2-22 19:09
- FPGA论坛
- 17
- 3683
11# GoldSunMonkey
这个还真行。。。我去官网下了最新的6.5g SE，然后直接破掉了。。。轻喷，学生哪买得 ...
求助：读取fifo的数据问题？
2012-2-28 11:10
- FPGA论坛
- 6
- 2934
初始化输出就是0啊，开始FIFO里都没数据怎么读出来啊？
介绍一下哪里有好的Moselsim6.5下载
2012-2-19 14:04
- FPGA论坛
- 8
- 2312
直接去Mentor官网下载，他会要求你填写一些信息，然后给你FTP的帐号和密码，用FTP下载器下载就可以了，所有 ...
买个spartan-6开发板要多少钱？
2012-2-20 14:14
- FPGA论坛
- 7
- 3089
6# GoldSunMonkey
从美国买运费都要40多美金呐。。。那还不如买个199$的中端点好了= = ~~话说猴哥，你们 ...
原厂的大学计划板，算上运费也就1600不到
StateCAD异步Reset报错
2012-2-17 21:11
- FPGA论坛
- 2
- 2177
之前找了半天都没有在网上找到原因，刚才随便看看别人推荐的“Get Smart About Reset:Think Local, Not Glo ...
我想买进口的IC，在哪里买比较方便，能保证正宗？？？
2017-2-23 20:57
- 侃单片机论坛
- 18
- 3813
要保证质量的话，RS和e络盟我用得多一点，有的IC价格和淘宝差不了多少，电阻电容贵点。 ...
2
3
近期访客