GTP的REFCLK极性
2013-3-7 15:00
- FPGA论坛
- 10
- 2102
这个原语我记得，意思是我这种 rocketIO GTP 时钟差分线，极性错误还能用是吗？ ...
我查了手册上的内容，但是只有说把RX和TX的极性转换的，没有说过时钟线的 ...
我设计板卡的时候，把GTP的REFCLK正负极性连反了，有解决的办法吗？可以通过内部设置吗？ ...
ddr2与virtex 5 的连接
2012-10-18 14:35
- FPGA论坛
- 4
- 1988
程序跑飞？
2012-9-9 16:28
- FPGA论坛
- 25
- 4617
fpga很有价值的27实例
2012-4-4 09:18
- FPGA论坛
- 85
- 8244
一般1个vhd文件中，写几个process比较好
2012-2-21 16:11
- FPGA论坛
- 1
- 1474
求助pal成像
2012-2-15 10:57
- FPGA论坛
- 3
- 1460
saa7113的RTS0，RTS1输出请教
2012-2-12 11:52
- 电子技术交流论坛
- 2
- 1868
FPGA求平均值
2013-3-16 19:36
- FPGA论坛
- 17
- 5547
2
3
近期访客