FPGA求平均值
2013-3-16 19:36
- FPGA论坛
- 17
- 6539
好像，搞定了:D只怪当初数电没学好，一种在纠结补码，我拓展了一下数据就OK了，谢谢啊 ...
有符号数呢？符号位不作处理吗
我说的是有符号数，不是有浮点数
GTP的REFCLK极性
2013-3-7 15:00
- FPGA论坛
- 10
- 2637
这个原语我记得，意思是我这种 rocketIO GTP 时钟差分线，极性错误还能用是吗？ ...
我查了手册上的内容，但是只有说把RX和TX的极性转换的，没有说过时钟线的 ...
程序跑飞？
2012-9-9 16:28
- FPGA论坛
- 25
- 5684
20# ailiann
我重新写了一个，时序感觉没啥变，就是设计的状态机改了一下，就又好了。
你的怎么解决的 ...
18# yzm520xilinx
系统的输入时钟需要加约束吗?我只是学了一些皮毛，不大懂。拿些要另外在ucf中添加约束 ...
14# lwq030736
这样啊。。。看来我再看看吧。。。希望能行。。。谢谢啊
谁救救我啊…这个我调了好几天了，就立马要结果。。。拜托各位了 ！！！
9# lwq030736
3# dan_xb
我有两次都是这种情况；
第一次的调网口通信的时候，往里面加了一个fifo，每次都到特定状态去 ...
fpga很有价值的27实例
2012-4-4 09:18
- FPGA论坛
- 85
- 9869
感谢楼主的奉献精神
求助pal成像
2012-2-15 10:57
- FPGA论坛
- 3
- 2235
3# SuperX-man
谢谢啊！
saa7113的RTS0，RTS1输出请教
2012-2-12 11:52
- 电子技术交流论坛
- 2
- 2577
2# xushouxue999
你用过7113吗，我还有一个问题想请教你，我配置了寄存器之后看到解码后的像素值的范围好 ...
有没有人用过saa7113芯片啊？真心求教
2012-2-12 11:50
- FPGA论坛
- 4
- 2025
3# disini
见4楼
2# SuperX-man
不好意思我太急没说明白，saa7113芯片的RTS0，RTS1一般配置成什么信号，vref，href，vs,v1 ...
关于saa7113
2012-2-11 10:49
- ARM技术论坛
- 1
- 2555
你配置出来了吗？？？请教啊。。。
chipscope中端口的输入信号
2012-2-6 21:08
- FPGA论坛
- 6
- 3636
2# GoldSunMonkey
谢谢，我搞定了，加了变量和buffer终于看到!
谢谢，我搞定了，加了变量和buffer终于看到了
EDK中UCF
2012-1-18 12:42
- FPGA论坛
- 9
- 2108
5# ifpga
就是觉得ise中可以用plan ahead 去添加很方便，但是在edk中要手动很麻烦 ...
2
3
近期访客