[更新]使用xilinx FPGA实现USB控制的全套资料
2013-1-16 21:40
- EDA 技术
- 21
- 5924
MARK
Altium Design 自动交换引脚功能。
2017-6-13 14:24
- PCB技术
- 35
- 14629
你好，ADS9拉线时自动交换怎么弄？我试了很久没找到！
分享—周立功《深入浅出ARM7》上、下
2023-12-17 00:10
- ARM技术论坛
- 447
- 63116
dingding dign dingdg
赛灵思最新软件设计工具PlanAhead视频演示（中文）
2013-2-17 16:23
- FPGA论坛
- 61
- 13759
MARK
上下拉阻值
2012-12-14 18:40
- FPGA论坛
- 12
- 2535
这些电流值是在手册上可以找到的吧？
dac5670码类型
2017-4-20 15:24
- 德州仪器MCU
- 7
- 2653
刚看到，很久没上21了
是偏移二进制码
是不是没有约束好
2013-1-26 18:52
- FPGA论坛
- 7
- 1994
3ks，菜鸟感觉还是用from to约束舒服。
能给个约束的例子吗？
或者用PLL调时钟相位，只是不知道是不是后端器件建立时间不满足的原因，因为单点频时是没有问题的。。。 ...
求助：vivado下用ILA调试PL端逻辑问题
2019-6-2 15:34
- FPGA论坛
- 8
- 17708
楼主你的第二种方法是什么意思？烧写时难道不是同时加载的吗？
EtherCAT、RGMII千兆网、光纤SFP、图像算法——2016第1说
2016-3-27 22:38
- FPGA论坛
- 9
- 2876
这个必须要顶!
二维变量怎样综合成blockram？
2016-8-17 10:38
- FPGA论坛
- 3
- 924
@GoldSunMonkey 呼叫版主
试过ISE的，不行啊
【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑
2024-2-6 19:21
- FPGA论坛
- 530
- 65976
看内容感觉不错。
看看，dddddddddd
单片机项目做完，顶头老大都要看代码怎么办
2023-9-29 21:21
- 职场生活
- 70
- 13054
赞，很专业的样子。
ADC的采样误差很大问题
2016-8-24 16:37
- 德州仪器MCU
- 17
- 4441
开发板上为什么用3。6v不用3.3v呢？
MII接口的百兆以太网UDP代码纯VERILOG
2020-4-29 23:09
- FPGA论坛
- 14
- 4995
先下了，谢谢楼主。现在二姨家的人气是真不行啊
求助：多点节通信总线或接口
2017-5-3 11:33
- FPGA论坛
- 8
- 1095
不知千兆网是否可行？
2
3
近期访客