ttxs的主页 - 21ic电子技术开发论坛

2009-2-8 11:55

1.testbench在写代码时应该没有端口吧,但是当把编译成功的testbench模块仿真时，object窗口里根本没有ports ...

2009-1-11 10:12

......

网上有人说，MMU言下之意就是Memory Management Unit，通常提供外部存储器的访问权限、分页、Cac ...

2009-4-28 00:21

我手里只有一个sparc V8的IU。我没有找到mmu,TLB的特殊指令，是不是就得硬件电路实现了？ ...

实在是不好意思，我的理解力实在很差的。那本电子书我下载了，看到第一章预备知识后，感觉很有启发。谢谢了 ...

TLB是快表啊,他是内存前一级的一个缓存部分页表项的高速缓存,有使2次访问内存简化为1次的作用.我在想是不是 ...

操作系统的事交给软件高手.我cpu和ram的字长为32,页大小4k.以单级页表为例:假设我的这个最小系统最多同时允 ...

我是硬件电路方面的本科生,被分到一个涉及计算机体系结构的soc毕业课题.主要是用verilog语言搭电路,对操作 ...

2009-2-15 23:15

我听说CPU有至少2种模式:管理模式,用户模式.管理模式给操作系统用,用户模式给普通进程用.管理模式可以切换 ...

我看sparc的cpu中有TBR(trap base register),其中的tt域在等于不同的值时TBR指向不同的ISR入口地 ...

2009-2-22 18:11

please

2009-2-2 21:22

同时在一个project下create两次文件:一个功能文件,一个测试文件.之后compile all.成功后simulate选测 ...

2009-1-4 16:05

谢谢fineamy

2009-2-26 09:30

我主要想知道:cpu不经过cache,直接和一个慢的多的ram相连,cpu是怎么闲置的.谢谢. ...