microblaze 只能生成差分clk输入?
2012-3-30 15:02
- FPGA论坛
- 7
- 2434
请问，microblaze 只能生成差分clk输入码？怎么设置成单端clk？
synplify 编辑 Xilinx库
2013-8-6 08:38
- FPGA论坛
- 17
- 4393
Modesim 编辑 ISE的VHDL相关库
2013-12-26 17:17
- FPGA论坛
- 18
- 3334
能不能发个Synplify.Premier9.6.2
2012-3-30 15:05
- FPGA论坛
- 11
- 2964
Spartan6 Core Generator DDR3
2012-3-1 14:56
- FPGA论坛
- 22
- 5680
视频消隐
2012-2-24 21:33
- FPGA论坛
- 12
- 2755
Modelsim下对ISE生成的PAR文件进行后仿
2012-3-15 12:28
- FPGA论坛
- 1
- 2614
ISE后仿
2012-3-16 14:58
- FPGA论坛
- 3
- 2026
ISE后仿
2012-3-15 21:39
- FPGA论坛
- 2
- 2236
microblaze 差分clk
2012-3-26 22:46
- FPGA论坛
- 7
- 2660
MUX应用
2012-5-30 22:19
- FPGA论坛
- 4
- 2823
2
3
近期访客