
Altera推出Serial RapidIO IP内核
2012-11-24 20:46
- FPGA论坛
- 7
- 2241


请问这个时序verilog如何实现
2012-11-24 20:27
- FPGA论坛
- 10
- 2671


Libero9.1烧写反熔丝的FPGA时出错。
2012-11-21 11:46
- FPGA论坛
- 5
- 2030


Xilinx发展历程(1984-2004)
2012-11-24 20:46
- FPGA论坛
- 6
- 2519


Verilog HDL建模概述
2013-1-13 22:11
- FPGA论坛
- 13
- 2943


verilog怎么在不同文件的模块间传递参数?
2012-11-16 21:56
- FPGA论坛
- 14
- 6024


FPGA图像处理-项目外包
2012-12-23 17:28
- FPGA论坛
- 32
- 6660






硬件项目设计心得
2013-7-17 23:48
- FPGA论坛
- 22
- 4679


CPLD开放服务
2013-7-23 00:13
- FPGA论坛
- 12
- 2613


刚推出一个 n 合 1 调试器,给大家过过目
2013-8-15 09:44
- FPGA论坛
- 29
- 3908


跪求大神指点
2012-11-24 20:49
- FPGA论坛
- 20
- 3576


基于FPGA/CPLD设计与实现UART
2013-8-12 20:17
- FPGA论坛
- 10
- 2567


21IC上的大牛太多了,以后跟你们混了!
2012-11-18 16:52
- FPGA论坛
- 8
- 3062


查表应用中提高DIMM效率的办法
2012-11-9 23:15
- FPGA论坛
- 3
- 1807


请猴哥帮我介绍个方案
2012-11-15 21:01
- FPGA论坛
- 22
- 3719




线性稳压器件(Linear Regulators):工作原理及补偿(四)
2012-11-12 21:28
- FPGA论坛
- 2
- 1771


求助:Libero9.1中WaveFomer的使用问题
2012-11-22 08:11
- FPGA论坛
- 10
- 2599


2
3
近期访客