请各位大哥给小弟推荐一本高频的书
2009-4-1 12:51
- 通信技术
- 2
- 2228
以前在一家对日劳务输出公司（招迎接本科生培训技术和日语以后派到日本做最底层的设计工作，比如写代码、画 ...
谈谈对AVR、ＰＩＣ、５１单片机的选择
2009-8-13 23:21
- 侃单片机论坛
- 108
- 23445
51流行确实是个历史遗留问题。就如在中国大街小巷都能见到的桑塔纳。
研究生学dsp开发，可以去哪里去读博士？
2011-7-21 21:11
- DSP 技术
- 34
- 12300
而不用DSP做开发……O(∩_∩)O~顺着ls的话往下说一下。
[倡议]：如何做一个好的提问者与回答者，希望大家签名响应
2011-5-13 13:45
- 侃单片机论坛
- 43
- 7463
建议置顶加酷，或者写到注册须知里去。
大家如何对待这种工程师
2009-4-6 01:20
- 侃单片机论坛
- 17
- 3491
A优势明显比B大。
可以完美替换STC的MCU
2009-3-28 17:40
- 侃单片机论坛
- 8
- 2830
能替代，但是好处在哪里呢？
急聘 ic设计工程师、项目经理、总经理助理--新公司（上海）
2009-8-6 11:13
- EDA 技术
- 6
- 2591
1．微电子或相关专业毕业，本科学历以上2．1-2年CMOS数字逻辑电路设计经验，或优秀应届毕业生3．熟悉Verilo ...
招聘很务实，有想法的朋友块上。
FPGA/CPLD选型
2009-4-8 11:43
- EDA 技术
- 10
- 3453
估计用cyclone就成。
感觉他这里面逻辑电路用不了多少。不过可以不一定用block memory，用lut配也行，但是速度又上不去了。 ...
你这项目里控制的成分居多嘛，干嘛不直接用ARM做呢。
关于maxplus II 的波形图
2009-3-29 06:01
- EDA 技术
- 6
- 4279
如果你看得碍眼的话把仿真最小分辨率调大就可以了。仿真的时候就显示不出来了。但是毛刺和信号延迟还是真实 ...
严格的说来毛刺、信号延迟这些是无法避免。一般来说通过同步电路设计消除这些电路延迟带来的不良影响。还可 ...
这就是综合之后电路延迟产生的效果。这就是硬件和软件根本的区别。
如何用CPLD来产生一个周期为2s的方波
2009-4-2 20:04
- EDA 技术
- 7
- 4843
他用的是CPLD……没几个触发器的。
关于verilog语言的初级问题，请指教
2009-9-25 13:12
- EDA 技术
- 6
- 2973
如果表示模块之间的连接应在高层的module对底层的module进行例化。类似于结构描述的方式。 ...
2
3
近期访客