[求助]spartan-6的reset可以随意指定管脚么？
2012-8-13 22:25
- FPGA论坛
- 5
- 4130
在画原理图，FPGA是系统核心器件，同时输出复位信号至AD,DA和时钟芯片。现在做管脚分配，reset管脚是可以随 ...
求助：FPGA能配置为其提供时钟的芯片么？
2012-7-27 08:48
- FPGA论坛
- 7
- 2577
采用IP Core设计有什么弊端么？
2012-4-27 22:06
- FPGA论坛
- 16
- 2593
Xilinx(天津)技术研讨会!!关于planAhead,机会难得!
2011-3-1 16:43
- FPGA论坛
- 6
- 2131
热烈欢迎ATUA新版主驾到
2011-4-20 19:12
- FPGA论坛
- 16
- 2133
赛灵思5大城市免费研讨会——名额有限，赶快报名哦！
2011-3-8 17:22
- FPGA论坛
- 11
- 2125
CHIPSCOPE能生成连续的批量数据吗
2011-2-24 11:37
- FPGA论坛
- 20
- 4178
2
3
近期访客