zengweion

粉丝 0 | 主题 1 | 回帖 5

一个诡异的现象

2013-1-29 22:08

FPGA论坛
16
2237

module ero(fin,out0,out1); output out0 ,out1;input fin ;//output fout;reg out0,out1; /////////////// ...

Verilog的135个经典设计实例

2013-1-16 09:19

FPGA论坛
100
12654

开发板实例

2015-1-17 00:23

英飞凌MCU论坛
178
36632

[圈圈教你修鼠标]之鼠标单击变双击的彻底根治

2011-9-28 15:01

新手园地
64
11040

2

3

近期访客