用SignalTapII捕获PLL输出的38.4MHz时钟计数器乱了，为什么？
2014-3-21 12:31
- FPGA论坛
- 8
- 1163
问了个很低级的问题。SignalTapII的采样时钟只为50MHz，至少大于等于2倍的38.4MHz就可以恢复原始信号。 ...
用的是板上时钟，50MHz。这个有问题没？
难道一定要做时序约束吗？？
如题，用PLL输出的38.4MHz时钟，用计数器对上升沿计数，用SignalTapII捕获PLL输出，计数值不对，乱了（如图 ...
如图所示，这种情况怎么完成16位数据的写？
2014-3-11 10:59
- FPGA论坛
- 5
- 1242
多个按键同时检测的情况怎么搞？
2013-12-11 19:07
- FPGA论坛
- 1
- 1333
金升阳电源模块输出纹波怎么这么大？
2013-12-15 00:15
- 金升阳电源技术论坛
- 14
- 2198
诚邀您参加：2014大学生（电子类）就业状况调查
2014-2-11 11:08
- 活动专区
- 117
- 13039
AC/DC电源模块常见故障分析——金升阳
2015-3-23 15:19
- 金升阳电源技术论坛
- 61
- 10894
1Hz~50kHz的信号，响应时间不是很快，ADC的速率要求多高为好
2013-11-19 20:57
- DSP 技术
- 4
- 1859
问下，这个电路是用什么软件绘制的？
2014-3-15 20:50
- 模拟技术论坛
- 6
- 1668
这个V-I转换电路，求解释
2014-3-4 15:41
- 模拟技术论坛
- 19
- 2241
2
3
近期访客