FPGA 电子钟设计的程序
2009-8-23 17:25
- ZLG
- 20
- 3917
IF (c=0)AND(d=0) THEN
count := INTEGER(10*a+ 1*b);
q:=INTEGER(count / 4 );
w:=INTEGER(4*q);
...
P9:PROCESS(clk1,yh,yl,a,b,c,d) ---闰年，月份判断
VARIABLE q,w:INTEGER range 0 to 30 := 0 ;
VARIABLE ...
P8:PROCESS(clk1) --闹钟音乐
BEGIN
IF rising_edge( clk1 ) THEN
IF((shl = hl )AND(shh = hh)AND(sml = ...
P7:PROCESS(clock,clk1) ---设置闹钟时间
BEGIN
IF rising_edge( clk1 ) THEN
IF ( ( clock = '1' ...
P6:PROCESS(clk0,clr,msh,msl,fs,sclock) --s 计数器
BEGIN
IF (clr='1')AND(sclock='1')THEN
ssl ...
P5:PROCESS(clk0,clr,sclock) ---毫秒计数器
BEGIN
IF (clr='1')AND(sclock='1') THEN
...
P4:PROCESS(clk1,clr,mh,ml,sh,sl,h_add) --24 时计数器
BEGIN
IF (clr='1')AND(sclock = '0')AND(data= ...
P3:PROCESS(clk1,clr,sh,sl,m_add) --60分计数器
BEGIN
IF (clr='1')AND(sclock = '0')AND(data='0')THEN ...
http://share.dzkf.cn/down/2008/0708/file_3457.html
或者:
--************************************* ...
BEGIN
P1:PROCESS(clk) ----产生脉冲信号
BEGIN
IF rising_edge(clk) THEN
...
--*****************************************************************
--文件名: watch.vhd
--文件描述： ...
RAM读写控制
2009-8-23 17:19
- ZLG
- 2
- 2261
如果可以你不妨把原理也发上啦！这样我就可以看看啦！
这张图实在看不清楚啊！怎么办？
fpga未来之路
2009-8-24 12:12
- ZLG
- 4
- 2295
比如羚羊的单片机就有DSP的功能。
不过说回来啦，我觉得器件的多功能化，可能是一个发展方向
有见地
基于FPGA和单片机做波形发生器的设计
2011-6-3 17:37
- ZLG
- 4
- 2674
我相信那里面有很多你可以注意的地方。
基于FPGA的视频监控系统的实现
2009-8-23 17:13
- ZLG
- 3
- 2216
还有一张电路图，没有办法发上来。如果可以，真想让你好好看看。
由于目前IP摄像头的分辨率正在由标清(D1)逐步进化到高清(1,280×1,024)，且必须进行本地实时压缩，因此只能 ...
IP摄像头
IP摄像头是视频监控领域增长速度最快的产品。IP摄像头可将摄像头获取的视频源在本地进行 ...
2
3
近期访客