求助：FPGA MAP时报错
2013-12-12 23:16
- FPGA论坛
- 4
- 3808
这个应该是dcm产生的时候带了bufg,mig里面也是有一个bufg,级联所以报错的吧
我也是在用mig核的时候遇到了难题，产生的mig时钟是单端信号，fpga板上输入系统时钟是200mhz差分时钟，我把 ...
ML605 MIG 等不到 app_rd_data_valid有效
2014-2-20 15:52
- FPGA论坛
- 8
- 6606
我在操作mig核的时候也遇到了问题，就是在读数据的时候，app_rd_data_valid信号先于app_rd_data提前出来了 ...
请教，SPARTAN-6使用DDR2时错一个数的问题！！
2013-12-26 20:39
- FPGA论坛
- 59
- 8535
最近也在调试ddr2，用chipscope看了一下，初始化都未完成，自己加了个cdc看,布局布线太慢了，之前跑自带 ...
V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作
2013-12-21 22:24
- FPGA论坛
- 6
- 2415
我也在调ddr2,xilinx 的v6 fpga ,我用了ise 产生的mig里面的eaxmple_design去测试ddr2，我已经给example_de ...
用mig生成DDR3控制器，运行example design 跑仿真出错，求助！
2014-11-24 20:53
- FPGA论坛
- 16
- 8088
我也是因为用xilinx的ip，才开始学习do文件，现在基本上会用了。
ISE调用MIG的DDR2 ip核的问题
2014-6-4 17:24
- FPGA论坛
- 3
- 3081
我也是在用mig核的时候遇到了难题，产生的mig时钟是单端信号，fpga板上输入系统时钟是200mhz差分时钟，我把 ...
ise 布局布线不通过
2013-11-27 14:59
- FPGA论坛
- 7
- 3202
有没有大神能帮帮忙
顶起，加油
如果级联的话 是不是需要加上布线约束，但是这个约束我不太会，现在只会管脚绑定约束和周期约束，我是根 ...
mmcm不能级联的是吗？程序里是有两个mmcm,mig之前的dcm模块里面有一个，mig核的infrastructure模块里有有 ...
有没有大神 帮帮忙！顶起
寻求DM368/DM6467/DM8148/HI3510视音频编解码、处理板卡项目合作
2014-3-6 09:13
- 创业|外包|承接
- 3
- 3373
我们是用dm368做视频采集，压缩、解压显示的，fpga完成采集cameralink相机图像，颜色转换完后传给368压缩， ...
MIG读取DDR2出现的问题
2014-6-16 20:45
- FPGA论坛
- 5
- 1288
光看代码费劲，贴仿真图
你可以贴个仿真图，给你看看
2
3
近期访客