利用CCS分析DSP的时钟运行周期
2012-8-2 13:46
- 德州仪器MCU
- 10
- 2807
......
图1：
图2：
STM
#d_coff,AR3
STM
#d_x,AR2
STM
#C_1,AR4
LD
#d_x, DP
ST
#06487h,d_x
; input x = PI/4
ST
#7 ...
其中：x为弧度值。
注意：
l
x从0～1，原因是CPU寄存器ST1中的FRCT位为1，CPU处于小数模式。
l
程序文件中 ...
分别用C语言和汇编语言进行程序设计，计算正弦函数值，并比较代码效率。
1）C语言编程
#include
#define N ...
跪求大仙们帮我解决一下模拟带通滤波器的问题！！！
2013-1-31 14:50
- FPGA论坛
- 17
- 2800
关于Virtex-6系列各个Bank的VREF、VRP、VRN引脚
2012-7-26 19:41
- FPGA论坛
- 4
- 2976
GSM教你使用ISE将未使用的管脚变成高阻态( 完成)
2019-10-6 17:48
- FPGA论坛
- 110
- 31172
基于Virtex-5 FPGA的高速串行传输系统的设计与实现
2012-7-27 16:31
- FPGA论坛
- 17
- 2817
modelsim添加不了unisims库
2012-7-26 21:29
- FPGA论坛
- 13
- 2937
求助：EDK13.2下PLL输出时钟问题
2012-7-26 19:29
- FPGA论坛
- 5
- 2385
ISE 13.3 综合的问题
2012-7-26 21:31
- FPGA论坛
- 15
- 4800
Xilinx FPGA的Fast Startup
2012-7-27 14:52
- FPGA论坛
- 13
- 2783
用ISE System Generator与Matlab联合开发FPGA
2012-7-26 19:28
- FPGA论坛
- 4
- 2459
2
3
近期访客