GSM教你使用ISE将未使用的管脚变成高阻态( 完成)
2019-10-6 17:48
- FPGA论坛
- 110
- 31172
向猴哥学习
猴哥很牛啊
跪求大仙们帮我解决一下模拟带通滤波器的问题！！！
2013-1-31 14:50
- FPGA论坛
- 17
- 2800
建议楼主考虑一下
方便而且实用
用数字滤波
求助：EDK13.2下PLL输出时钟问题
2012-7-26 19:29
- FPGA论坛
- 5
- 2385
飘过学习了
ISE 13.3 综合的问题
2012-7-26 21:31
- FPGA论坛
- 15
- 4800
来围观一下
modelsim添加不了unisims库
2012-7-26 21:29
- FPGA论坛
- 13
- 2937
猴哥，v587
来见识猴哥的强大了
基于Virtex-5 FPGA的高速串行传输系统的设计与实现
2012-7-27 16:31
- FPGA论坛
- 17
- 2817
以后肯定用得到啊
顶一下，好东西要分享
关于Virtex-6系列各个Bank的VREF、VRP、VRN引脚
2012-7-26 19:41
- FPGA论坛
- 4
- 2976
不过感谢分享资料！
说的有些简单了
利用CCS分析DSP的时钟运行周期
2012-8-2 13:46
- 德州仪器MCU
- 10
- 2807
图5：
图4：
图3：
......
图1：
图2：
STM
#d_coff,AR3
STM
#d_x,AR2
STM
#C_1,AR4
LD
#d_x, DP
ST
#06487h,d_x
; input x = PI/4
ST
#7 ...
其中：x为弧度值。
注意：
l
x从0～1，原因是CPU寄存器ST1中的FRCT位为1，CPU处于小数模式。
l
程序文件中 ...
2
3
近期访客