一个关于QUARTUS II 12.0 的SignalTap ii logic analyzer的问题，求助
2016-1-15 22:11
- FPGA论坛
- 16
- 3533
我用signaltop进行仿真时，点击仿真后，没有波形出现，而且instance的状态是等待时钟，我就很纳闷，我明 ...
导入modelsim后出错
2016-1-17 09:52
- FPGA论坛
- 8
- 1829
谢谢大家
谢谢你，可是我还是不懂，现在就是把自己的程序仿真一下，我做的是脉冲发生，可是总是出现导入modelsim出 ...
请问是我的工程代码有错，还是测试文件有错
请问到底是我的top工程代码不对，还是modelsim 的问题。
signaltop
2016-1-15 20:12
- FPGA论坛
- 2
- 1044
求大神帮忙
仿真的波形不出来，我用了PLL内核，输入时钟接的是16管脚
PLL
2016-1-20 16:54
- FPGA论坛
- 3
- 1537
谢谢啦，一步一步来
2
3
近期访客