Synplify pro综合教程
2019-10-8 09:43
- FPGA论坛
- 20
- 5325
没用过，下来看看，拓展一下知识面。
xilinx ISE 为吗不能综合呢？
2012-12-6 11:39
- FPGA论坛
- 6
- 3156
声明 component 的时候没定义接口类型 in/out ;
VIRTEX 5 中文手册
2013-2-21 19:50
- FPGA论坛
- 33
- 6476
下来看看。。。
DSP从入门到精通全集下载
2024-1-8 08:22
- DSP 技术
- 729
- 143255
下来看看。。。。
经典FPGA书籍电子版汇集——FPGA精粹
2014-4-12 12:29
- FPGA论坛
- 35
- 11230
惊呆了，收藏。
在ise 原理图里添加常数输入时，如何更改输出位宽
2012-11-20 17:44
- FPGA论坛
- 6
- 3607
3# GoldSunMonkey 同楼上。
2# xuehua230 就拿TW0_CPS来说吧，我给他设定的常数值是127（十进制），系统就自动用八位表示，vhf文件时 ...
ADC芯片采样率与量化后的数据位宽是否成反比
2014-6-27 13:19
- FPGA论坛
- 7
- 1870
也就是说我标题中所述的这个说法并不成立是么？
我是想说，比如：
A芯片，可以工作到300MHz，其量化后的数据可以达到14bit
B芯片，可以工作到1GHz，它只 ...
能否用汉语解释一下，我英语比较捉急，不好意思。
2
3
近期访客