打印
[电路/定理]

输出三状态电路

[复制链接]
1376|31
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
沙发
zyj9490| | 2019-11-6 16:46 | 只看该作者
从速度,开关状态(有无抖动,是否允许),长期可靠性(是否经常操作),使用埸合(防爆)。要求。

使用特权

评论回复
板凳
戈卫东| | 2019-11-6 18:25 | 只看该作者
第一个图应该是错的。
你的MCU-IO应该无法给出24V的高电平,所以PNP管无法关断。

使用特权

评论回复
地板
lyzjhzdz|  楼主 | 2019-11-6 20:35 | 只看该作者
本帖最后由 lyzjhzdz 于 2019-11-6 21:20 编辑
戈卫东 发表于 2019-11-6 18:25
第一个图应该是错的。
你的MCU-IO应该无法给出24V的高电平,所以PNP管无法关断。 ...

谢谢老师,是的,发现了。修改如下,看有些例子里有图中R4 和D1 ,不理解加这两个有什么作用?不知道如果输出24V电压有无达到24V或误差多少?如果输出低有无0V 还是有多大误差?这应该从哪些方面考虑?

无标题.png (23.13 KB )

无标题.png

使用特权

评论回复
5
lyzjhzdz|  楼主 | 2019-11-6 21:17 | 只看该作者
本帖最后由 lyzjhzdz 于 2019-11-6 21:23 编辑
zyj9490 发表于 2019-11-6 16:46
从速度,开关状态(有无抖动,是否允许),长期可靠性(是否经常操作),使用埸合(防爆)。要求。 ...

速度没有要求,只是输出三个状态也没有驱动大电流,抖动是不用许得,要输出稳定。可能要经常操作,使用环境也不恶劣。

使用特权

评论回复
6
zzz3265| | 2019-11-6 21:45 | 只看该作者
R4 限流  Q1, Q2 同时导通时, 如果没有这个R4导致烧毁
D1  防止OUT端的电压倒灌
另外Q3直连Q1也是比较危险的
输出电压跟负载有关, 饱和压降是肯定有的, 如果负载太重可能无法进入饱和, 压降更大

使用特权

评论回复
7
lyzjhzdz|  楼主 | 2019-11-6 21:47 | 只看该作者
本帖最后由 lyzjhzdz 于 2019-11-6 21:48 编辑
king5555 发表于 2019-11-6 21:40
D1可省略。R4是在2个IN=Hi时限制上下管直通电流,不然烧毁上下管。是输出Low优先。 ...

加了R4会不会输出误差偏大?因为在R4上产生了压降?现在是要求输出高和低误差在1%以内?这能达到吗?

使用特权

评论回复
8
lyzjhzdz|  楼主 | 2019-11-6 22:08 | 只看该作者
本帖最后由 lyzjhzdz 于 2019-11-6 22:13 编辑
zzz3265 发表于 2019-11-6 21:45
R4 限流  Q1, Q2 同时导通时, 如果没有这个R4导致烧毁
D1  防止OUT端的电压倒灌
另外Q3直连Q1也是比较危险 ...

是的,Q3不能直接链接Q1基极,不然在Q3导通时Q1会烧掉吧?改成如下。是不是选MOS比三极管好,MOS管压降少,输出精度更高?

无标题2.png (27.67 KB )

无标题2.png

使用特权

评论回复
9
tianxj01| | 2019-11-7 09:25 | 只看该作者
lyzjhzdz 发表于 2019-11-6 22:08
是的,Q3不能直接链接Q1基极,不然在Q3导通时Q1会烧掉吧?改成如下。是不是选MOS比三极管好,MOS管压降少 ...


给你一个实用线路,线路的结构保证了基本上不会有直通风险,串联的2个电阻,也可以进一步防止可能发生的直通。
IO节省了一个,控制方式高,输出低电平,低输出高电平,IO为H/L任意状态,IO转换为输入,则输出高阻。
很小的串联电阻基本上不会影响你输出的精度,如果负载输出阻抗很低,则说明输出功率也很大了,则这里讨论这样的线路没什么意义了。


使用特权

评论回复
评论
叶春勇 2019-11-7 10:37 回复TA
好电路,只用一个端口。 
10
zyj9490| | 2019-11-7 09:47 | 只看该作者
本帖最后由 zyj9490 于 2019-11-7 09:50 编辑
tianxj01 发表于 2019-11-7 09:25
给你一个实用线路,线路的结构保证了基本上不会有直通风险,串联的2个电阻,也可以进一步防止可能发生的 ...

输入端浮空就是高阻?如果是这样的话,输入端口要改变二种模式,一种是PP输出,实现高低电平输出,另一种把输入端设定成输入,成为浮空,输出高阻,

使用特权

评论回复
11
tianxj01| | 2019-11-7 09:54 | 只看该作者
本帖最后由 tianxj01 于 2019-11-7 09:59 编辑
zyj9490 发表于 2019-11-7 09:47
输入端浮空就是高阻?如果是这样的话,输入端口要改变二种模式,一种是PP输出,实现高低电平输出,另一种 ...

对啊,输入端浮空,则Q3\Q4全部失去偏置截止,Q2\Q5也失去偏置,截止,输出高阻。
当IO从0V转换到5V中间,大概在1/2Vcc的±0.5V范围,是实质性死区,Q2\Q3都没有导通,合理控制输入方波边沿速度,所以,基本上不会出现输出共通情况。事实上,这线路也是我们用分立器件做MOS驱动的常用手段,为了扩大交越死区,我们甚至可以把Q3、Q4射极部分用3个电阻,而射极交叉,人为扩大死区数据,优点嘛,很明显,输出幅度大,驱动管子能力远高于图腾柱而功耗还低。关键是配感性负载(比如变压器隔离驱动MOS),波形矩形系数比图腾柱好很多很多。

使用特权

评论回复
评论
tianxj01 2019-11-7 10:56 回复TA
@叶春勇 :所以我描述了,只需要控制2个bit的位就成了哈。一个宏替换而已嘛。 
叶春勇 2019-11-7 10:54 回复TA
@tianxj01 :有的单片机切换为输入,还得把上拉关了。 
tianxj01 2019-11-7 10:06 回复TA
@zyj9490 :本身,高阻和高低输出就是不一样组态,而且,高阻是最高优先级,在控制逻辑上甚至比2个IO还简单呢,改变的只是IO输出模式寄存器的2个bit而已,一个宏替换,就完成高阻和正常输出控制,软件上面逻辑和源代码量2个比起来,还不知道谁优谁劣呢。 
zyj9490 2019-11-7 10:00 回复TA
少一端口,在软件需要多一份切换,合理,省硬件还是软件,LZ要思量清楚,此电路应较好完成设计目标。 
12
zyj9490| | 2019-11-7 10:06 | 只看该作者
lyzjhzdz 发表于 2019-11-6 20:35
谢谢老师,是的,发现了。修改如下,看有些例子里有图中R4 和D1 ,不理解加这两个有什么作用?不知道如果 ...

实际上,在电源端加一个自恢复保险管,在软件上,先关闭后开启,防止同时开启引发上下短路,此电路是可以用的,取逍R4,D1.

使用特权

评论回复
13
lyzjhzdz|  楼主 | 2019-11-7 11:31 | 只看该作者
tianxj01 发表于 2019-11-7 09:25
给你一个实用线路,线路的结构保证了基本上不会有直通风险,串联的2个电阻,也可以进一步防止可能发生的 ...

谢谢!长知识!为什么R7 R8 阻值要这么大?

使用特权

评论回复
14
awei0822| | 2019-11-7 14:32 | 只看该作者
楼主一定要说明OUT接的是什么,什么东西要需24V,地和悬空的输入呢?不然大家给不出最佳的答案

使用特权

评论回复
15
lyzjhzdz|  楼主 | 2019-11-7 14:49 | 只看该作者
awei0822 发表于 2019-11-7 14:32
楼主一定要说明OUT接的是什么,什么东西要需24V,地和悬空的输入呢?不然大家给不出最佳的答案 ...

给出三状态,外部读取状态做出相应动作。不用驱动什么部件

使用特权

评论回复
16
tianxj01| | 2019-11-7 16:04 | 只看该作者
lyzjhzdz 发表于 2019-11-7 11:31
谢谢!长知识!为什么R7 R8 阻值要这么大?

R7目的是串联一定的值,使得低电平输入时候,Q4基极电位不那么低,以满足Q4输出驱动Q5的电平需求。
至于R8,则纯粹是为了对付芯片有漏电什么的,在IO选择高阻时候,少量的漏电,可以被R8直接旁路。

使用特权

评论回复
17
lyzjhzdz|  楼主 | 2019-11-12 23:45 | 只看该作者
本帖最后由 lyzjhzdz 于 2019-11-12 23:47 编辑
king5555 发表于 2019-11-6 22:25
R4=0也可以,但要加电路。上面in-H端多一组新的R1和Q3,新的Q3集极接到Q2基极。如此变成Hi优先。 ...

现在,在画图时又有困惑,这R4是不是要很大的功率,当多是HI 是两三极管多导通,这时w=(24*24)/R4,假如R4=10欧。W=57.6W?感觉不现实?这样R4要很大才行,这样对精度不满足?不知道你说的加个三极管不用R4 ,想不通?

使用特权

评论回复
18
lyzjhzdz|  楼主 | 2019-11-13 09:58 | 只看该作者
king5555 发表于 2019-11-13 08:17
9楼电路,相当于Q2-基极与Q3-集极之间,接上一个理想二极管(基A,集K)。Q3导通时,Q2基极被下拉而截止。
...

是这样吗?感觉不对啊?

无标题.png (21.38 KB )

无标题.png

使用特权

评论回复
19
lyzjhzdz|  楼主 | 2019-11-13 12:49 | 只看该作者

如你图:当两控制端都是高电平时,Q3 ,Q4,Q1,Q2 .都是导通,这样还是跟上面图一样Q1,Q2 会烧坏。没有你说的高优先?

使用特权

评论回复
20
zyj9490| | 2019-11-13 12:54 | 只看该作者
lyzjhzdz 发表于 2019-11-13 12:49
如你图:当两控制端都是高电平时,Q3 ,Q4,Q1,Q2 .都是导通,这样还是跟上面图一样Q1,Q2 会烧坏。没有你说 ...

此状态,Q2的基极电平被Q4强制拉低,隔断了端口的高电平输入。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

79

主题

336

帖子

8

粉丝