发新帖我要提问
返回列表
打印
[matlab]

xilinx ISE 为吗不能综合呢？

[复制链接]
2014|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
foreverly|  楼主 | 2011-5-7 22:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
se, XILINX, dc, hd, progra
定义了一个8倍抽取的模块，但在综合时却出现了这样的问题："D:/Program Files/ISE projects/DDC_4/DDC_4.vhd" line 412: No default binding for component: <extract_8>. Port <dout> does not match.求高手指点一下。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
foreverly|  楼主 | 2011-5-7 22:14 | 只看该作者
在线等呢。

使用特权

评论回复 赏
板凳
AutoESL| | 2011-5-8 16:38 | 只看该作者
贴代码吧

使用特权

评论回复 赏
地板
davines| | 2011-5-8 18:58 | 只看该作者
完，又一跟我一样的菜鸟。我也等。。

使用特权

评论回复 赏
5楼
明空| | 2011-5-8 22:33 | 只看该作者
查一下dout是否匹配，是不是名字写错了，位宽不同

使用特权

评论回复 赏
6楼
linas| | 2011-6-22 15:25 | 只看该作者
:$

使用特权

评论回复 赏
7楼
端坐霜天| | 2012-12-6 11:39 | 只看该作者
声明 component 的时候没定义接口类型 in/out ;

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

foreverly

0

主题

486

帖子

1

粉丝