[读写时序] 求教dsp6713外接sdram问题

[复制链接]
117|4
 楼主 | 2018-1-30 17:56 | 显示全部楼层 |阅读模式
请教各位大牛。
目前调试6713外挂mt48lc16m16a2b4-6A-IT时遇到一个问题。6713单次读写sdram没有错误,edma读写会偶尔发生数据读错的问题,错误的数据均为上一个数据的重复。比如读累加数,正确的应为0,1,0,2,0,3,0,4,结果读出来的为0,1,0,2,3,2,3,0,4。下一个周期的读地址+数据为继续的连续数据,并没有丢数。6713与sdram之间串接了33欧电阻。当把eclk时钟短跨,现象消失。现在解释不清楚原因,还望各位指教。错误波形如下。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册 手机登录

x
 楼主 | 2018-1-30 17:58 | 显示全部楼层
可以看出,错误的时候有个小于周期的波形,所有数据线均有,所以导致数据全部错位,在下个刷新的时刻会抛掉一个数,再次读出正确的数据。降频也会读取正确,然而项目不允许降频使用,囧。
 楼主 | 2018-1-30 18:00 | 显示全部楼层
将eclk上的串接电阻改为10,51,100,低温试验均无法通过,目前测试只有短接好使
| 2018-1-30 22:48 | 显示全部楼层
DDR设计的问题吧     Layout
 楼主 | 2018-1-31 14:35 | 显示全部楼层
zhangmangui 发表于 2018-1-30 22:48
DDR设计的问题吧     Layout

那能问一下为什么会产生这样的小于一个时钟周期的波形吗?错误类型都十分一致
扫描二维码,随时随地手机跟帖
*滑动验证:
您需要登录后才可以回帖 登录 | 注册 手机登录

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册 手机登录
高级模式
我要创建版块

论坛热帖

关闭

热门推荐上一条 /4 下一条

分享 快速回复 返回顶部 返回列表