想用几个MOS管实现一个选择不同电压源的电路,不知道怎么搭

[复制链接]
741|29
 楼主 | 2018-8-1 11:52 | 显示全部楼层 |阅读模式
想通过几个MOS管实现如下功能:当V1=5V时,Vout=V2;当V1=0V时,Vout=V3.
用继电器可以方便实现这个功能,但我想用几个MOS管来实现,请教几位大神这该怎么搭,不甚感激!
| 2018-8-1 21:03 | 显示全部楼层
这个容易啊,楼主参考下触发器就可以
在数字电子技术课本里就有
| 2018-8-1 23:12 | 显示全部楼层


帮助新人,既是责任也是义务。哎~~~~

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

评论

dirtwillfly 2018-8-2 21:06 回复TA
这个更简洁 
| 2018-8-2 08:59 | 显示全部楼层
Vansm 发表于 2018-8-1 23:12
帮助新人,既是责任也是义务。哎~~~~

楼主是04年的老前辈。。。
| 2018-8-2 09:12 | 显示全部楼层
877049204 发表于 2018-8-2 08:59
楼主是04年的老前辈。。。

还真是老前辈  没注意看
| 2018-8-2 10:08 | 显示全部楼层
Vansm 发表于 2018-8-1 23:12
帮助新人,既是责任也是义务。哎~~~~

这个图当V3大于V1,比如12V和5V,就不行了吧。
另外还有倒灌的问题。

评论

chongdongchen 2018-8-2 10:10 回复TA
V2那PMOS也存在不稳定情况 
 楼主 | 2018-8-2 12:32 | 显示全部楼层
Vansm 发表于 2018-8-1 23:12
帮助新人,既是责任也是义务。哎~~~~

多谢大虾了。发帖后我自己搭了一下,如图所示,看来还是你的要简单点



现在有个新问题,其实V2就是V1,(目前的逻辑是:当V1=5V时,Vout=V1, 当V1=0V时,Vout=V3),V3有可能会到5.2V,那会不会有可能出现我图中的Q1,Q2同时导通的情况,这样V1和V3不就接在一起了?(比如V1>0,同时V1又小于V3,当然V1的理论情况是要么0V,要么5V)


多谢

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
 楼主 | 2018-8-2 12:34 | 显示全部楼层
877049204 发表于 2018-8-2 08:59
楼主是04年的老前辈。。。

那是我一个朋友的帐号,我拿过来用的
 楼主 | 2018-8-2 12:35 | 显示全部楼层
Vansm 发表于 2018-8-2 09:12
还真是老前辈  没注意看

朋友的帐号,他从来不用的
| 2018-8-2 12:58 | 显示全部楼层
Vansm 发表于 2018-8-1 23:12
帮助新人,既是责任也是义务。哎~~~~

你这个电路,欠考虑呀
| 2018-8-2 13:52 | 显示全部楼层
gx_huang 发表于 2018-8-2 12:58
你这个电路,欠考虑呀

总监快给指点一下
| 2018-8-2 13:55 | 显示全部楼层
suntop 发表于 2018-8-2 12:32
多谢大虾了。发帖后我自己搭了一下,如图所示,看来还是你的要简单点

(目前的逻辑是:当V1=5V时,Vout=V1, 当V1=0V时,Vout=V3),   这句话说错了把   应该是Vout = V2吧
| 2018-8-2 13:58 | 显示全部楼层
gx_huang 发表于 2018-8-2 12:58
你这个电路,欠考虑呀

V2后面的PMOS的栅极因该加个上拉电阻  
| 2018-8-2 14:16 | 显示全部楼层
chongdongchen 发表于 2018-8-2 10:08
这个图当V3大于V1,比如12V和5V,就不行了吧。
另外还有倒灌的问题。

有道理 故改之

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
 楼主 | 2018-8-2 14:20 | 显示全部楼层
Vansm 发表于 2018-8-2 13:55
(目前的逻辑是:当V1=5V时,Vout=V1, 当V1=0V时,Vout=V3),   这句话说错了把   应该是Vout = V2吧 ...

我的意思是V2=V1,所以V1=5V时,相当于Vout=V1了
 楼主 | 2018-8-2 14:20 | 显示全部楼层
Vansm 发表于 2018-8-2 13:58
V2后面的PMOS的栅极因该加个上拉电阻

你是说我的吗?
| 2018-8-2 14:24 | 显示全部楼层
suntop 发表于 2018-8-2 14:20
我的意思是V2=V1,所以V1=5V时,相当于Vout=V1了

没太明白啊
 楼主 | 2018-8-2 14:37 | 显示全部楼层

还是用图来说话清楚点:V2改成V1了,所以逻辑是V1=5V时(此时V3=5.2V左右),Vout=V1;V1=0V时(此时V3=5.2V左右),Vout=V3.

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
| 2018-8-2 14:48 | 显示全部楼层
suntop 发表于 2018-8-2 14:37
还是用图来说话清楚点:V2改成V1了,所以逻辑是V1=5V时(此时V3=5.2V左右),Vout=V1;V1=0V时(此时V3=5.2V左 ...

明白了  所以你这个电路就不太对 参考我后来发那个电路吧  考虑了防止倒灌  不过会有一个二极管的压降
| 2018-8-2 15:13 | 显示全部楼层
Vansm 发表于 2018-8-2 14:16
有道理 故改之

请教前辈,V1高电平时,若V3>V1,与V3相连的第一个PMOS的寄生二极管是不是会导通,从而在电阻上产生上+下-的压降,导致PMOS开启?这样的话V3这一路不是就误导通了吗?
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

关闭

热门推荐上一条 /4 下一条

分享 快速回复 返回顶部 返回列表