发新帖我要提问
返回列表
打印
[VHDL]

猴哥！申请的Viterbi decoder V7.0 IP核总是输出为0，困扰很久了

[复制链接]
1696|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhhtqb2b|  楼主 | 2012-8-30 21:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
decoder, ip核, Viterbi, AC, IDE
最近申请了个Viterbi decoder V7.0  IP核，想试试看能不能正确解码，操作都是按XILINX的文档上照做的，没有写顶层文件，直接为IP核写了个测试文件，但是输出为0，求帮助，英文文档看不太懂，如附件
而且这个文档好像也没说时钟频率是多少，难道没有要求？
viterbi_ds247.pdf (1.17 MB)

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-8-30 23:32 | 只看该作者
本来就是根据你自己的解码的数据流来确定时钟频率。
比方你需要100M，就选择100M

使用特权

评论回复 赏
板凳
382849322| | 2015-9-17 15:54 | 只看该作者
楼主，后来做出来了没？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhhtqb2b

3

主题

21

帖子

0

粉丝