打印
[FPGA]

有简单的vhdl代码对于低通fir滤波器

[复制链接]
683|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jahveh123|  楼主 | 2014-12-9 23:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我设计了一个低通九阶滤波器,我看到很多资料都是用LUT来实现,
我觉得我可以直接将系数设为中间值为integer,然后将有相同系数的两个输入(已经换成补码)乘以系数,但是现在问题是我的我的输出及其奇怪。。。我的代码在
https://bbs.21ic.com/forum.php?mo ... d=846732&extra=
希望有人能帮一下,我想问题应该是在signed& unsiged这块问题上

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

4

帖子

0

粉丝