classroom 发表于 2025-4-14 20:00

UART 硬件 FIFO 深度是多少？如何避免数据溢出？

UART 硬件 FIFO 深度是多少？如何避免数据溢出？

pssyx 发表于 2025-4-15 10:05

已经量产的CW32 MCU的UART都没有硬件FIFO，只有TDR/RDR寄存器，也就是一个字节。
UART有数据接收溢出中断标志，请监测此位。
如果可以，大量数据传输时，尝试使用DMA。

星辰大海不退缩 发表于 2025-4-15 22:43

FIFO一定要确认好时许的额

清芯芯清 发表于 2025-5-9 13:51

你说的是哪款芯片啊？

twinkhahale 发表于 2025-5-9 15:10

一般芯源的现在用的好像都没有fifo硬件缓冲吧

szt1993 发表于 2025-5-18 20:44

应该是有校验标志的

小小蚂蚁举千斤 发表于 2025-5-22 12:45

其实时序还是比较关键的

AdaMaYun 发表于 2025-5-22 17:32

FIFO非常有必要深入细化的

快乐制造机 发表于 2025-5-22 21:41

UART的FIFO深度取决于具体的硬件设计，常见的有16、32、64等。具体数值需要查看硬件手册。

暖茶轻语 发表于 2025-5-23 21:22

UART的FIFO深度取决于具体的硬件设计，通常在16到256字节之间。具体数值需要查看硬件手册。
页: [1]
查看完整版本: UART 硬件 FIFO 深度是多少？如何避免数据溢出？