cyx123 发表于 2008-3-11 23:29

请问:cmos传输门导通电阻如何能变小啊？？

<br />我今天测cmos传输门的内阻，输入0.1V～5V，DC&nbsp;扫描，导通电阻在400欧到2K变化，且在2.5V左右导通电阻最大，达到1.9K，宽长比是P管48/0.6,N管24/0.6,如果再改变W/L，电阻还是没有变化。是不是内阻变化很大啊？<br /><br />另外，输入电压在0～0.12V时，仿真的内阻居然是负值，从几百K欧逐渐上升到正值！<br />不知这都是什么原因？？<br />一些datasheet的导通电阻可以达到几十欧，请问是如何达到的？？<br />谢谢各位好心人帮忙啊！！

cyx123 发表于 2008-3-13 23:11

再问：

将导通电阻变小，能够提高cmos传输门的&nbsp;驱动能力么？<br />谢谢<br />多多给建议啊

ghifi37 发表于 2008-4-28 16:16

是否参数有问题？

是否参数有问题？比如说仿真时间太快，会造成结果偏离
页: [1]
查看完整版本: 请问:cmos传输门导通电阻如何能变小啊？？