时序问题

polaris0327 · 发表于 2014-3-12 10:27

用的是5509a的emif端口，外挂一块fifo，用are信号做读时钟，fifo读写时序如下图
因为dsp在are上升沿采集信号，我个人觉得是不是只需要are信号做时钟就能保证数据不丢失？？

airwill · 发表于 2014-3-13 07:19

从时序图看, 应该是可行的, 最好先上板子实测验证一下再定方案

polaris0327 · 发表于 2014-3-13 11:30

airwill 发表于 2014-3-13 07:19
从时序图看, 应该是可行的, 最好先上板子实测验证一下再定方案

大概时序是没问题的，可能读取数据的中断程序有点问题。我再试试

zhangmangui · 发表于 2014-3-13 13:41

5509a的EMIF外接过FPGA 只判断CE和读写使能
你在仔细跟EMIF接口的时序对比一下

polaris0327 · 发表于 2014-3-13 15:05

zhangmangui 发表于 2014-3-13 13:41
5509a的EMIF外接过FPGA 只判断CE和读写使能
你在仔细跟EMIF接口的时序对比一下 ...

emif接口时序对比应该没问题的。就是在are上升沿采数据，可能程序有点问题

zhangmangui · 发表于 2014-3-13 16:39

polaris0327 发表于 2014-3-13 15:05
emif接口时序对比应该没问题的。就是在are上升沿采数据，可能程序有点问题 ...

你用的CSL库吗把EMIF配置好

polaris0327 · 发表于 2014-3-14 09:07

zhangmangui 发表于 2014-3-13 16:39
你用的CSL库吗把EMIF配置好

取数据的点就是are上升沿啊，应该是没有问题可以采集到数据的啊

[读写时序] 时序问题